FPGA电路板和望远镜数字运算板的制作方法

本发明涉及天文学领域，更具体地，涉及一种FPGA电路板和望远镜数字运算板。

背景技术：

天文望远镜(Astronomical Telescope)是观测天体的重要工具，可以毫不夸张地说，没有望远镜的诞生和发展，就没有现代天文学。随着望远镜在各方面性能的改进和提高，天文学也正经历着巨大的飞跃，迅速推进着人类对宇宙的认识。

天文望远镜上一般有两只镜筒，大的是主镜，是观测目标所用的；小的叫寻星镜，是寻找目标所用的，也叫瞄准镜。目镜是单独的个体，是决定放大倍率的物品，目镜上都会有F值，这是目镜的焦距，用主镜的F值除以当前使用的目镜的F值，就是当前的放大倍率，放大倍率是标准，6厘米口径的望远镜的极限放大倍率是120倍左右，8厘米的倍率最大160倍左右。

在现有的各大天文望远镜中，都以ROACH2作为后端频谱仪，其运算平台的技术应用非常成熟。与它相配合的ADC性能达到3Gsps-8bit、550Msps-12bit。

但是，ROACH2对外传输带宽相对比较低，实时传输依然很难实现。

技术实现要素：

本发明提供一种克服上述问题的一种FPGA电路板和望远镜数字运算板。

根据本发明的一个方面，提供一种FPGA电路板，包括：所述FPGA电路板包括多相滤波模块、傅里叶转换模块、功率检波模块和缓存模块；所述多相滤波模块用于对来自模数转换电路系统的信号进行多通道信号的并行滤波；所述傅里叶转换模块用于对并行滤波后的信号进行快速傅里叶转换；所述功率检波模块用于对快速傅里叶转换后的信号进行信号功率检波；所述缓存模块用于对信号功率检波后的信号进行缓存。

优选地，所述FPGA电路板还包括打包传送模块，所述打包传送模块用于对缓存后的信号进行UDP和TCP数据格式的打包和传送。

优选地，所述多相滤波模块与所述傅里叶转换模块的通道数相同。

优选地，所述FPGA电路板用于对信号进行多通道信号的多级DDC、PFB、FFT和FIR并行滤波。

根据本发明的另一个方面，提供一种望远镜数字运算板，包括两个FPGA母板，AD子板和尾板；一个所述FPGA母板为一个FPGA电路板。

优选地，所述FPGA母板为6U标准尺寸。

优选地，所述AD子板为FMC VITA 57.1标准AD子板。

优选地，所述尾板至少包括12个万兆以太网口。

本发明提供的一种FPGA电路板和望远镜数字运算板，通过设置傅里叶转换模块和多相滤波模块，采用多级DDC、PFB、FFT和FIR相结合，实现同级别FPGA上最好的频率分辨率。具有较高的带宽。

附图说明

图1为本发明实施例中的一种FPGA电路板的结构示意图；

图2为本发明实施例中的一种固件并行计算示意图；

图3为本发明实施例中一种望远镜数字运算板的结构示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

图1为本发明实施例中的一种FPGA电路板的结构示意图，如图1所示，包括：所述FPGA电路板包括多相滤波模块、傅里叶转换模块、功率检波模块和缓存模块；所述多相滤波模块用于对来自模数转换电路系统的信号进行多通道信号的并行滤波；所述傅里叶转换模块用于对并行滤波后的信号进行快速傅里叶转换；所述功率检波模块用于对快速傅里叶转换后的信号进行信号功率检波；所述缓存模块用于对信号功率检波后的信号进行缓存。

需要说明的是，所述FPGA电路板位于望远镜数字运算板FDB中。

本实施例中，FPGA电路板有两个FMC接口，可以外接两块模数转换器，并集成两片高性能Virtex6FPGA处理芯片及一片Virtex5FPGA控制芯片，12个10G/s以太网输出接口，288MB的板上QDR(Quad Data Rate)存储空间和16GB的DDR3(Double Data Rate)存储空间，可根据需要扩展。

FPGA电路板在线上处理时：19波束，双极化信号，信号仅需要谱功率。可变积分时间，300MHz带宽，1k通道，4-bit数据流，磁盘时数据流速率：100Mbytes/sec(0.36TByte/hour)；接入FPGA所得的谱线数据，传输到GPU集群中分析：300MHz带宽。

图2为本发明实施例中的一种固件并行计算示意图，本实施例也请参考图2。在FPGA上实现对信号的处理优化，从而把需要的信息提取出来。这一部分的编程将通过Xilinx EDK、Matlab Simulink、Verilog、VHDL、CASPER软件库，以及段然自主开发的软件库实现。简单说来，这包括数模电路的FPGA接入、快速傅立叶变换、相关器(correlator)、FIR滤波、抽样(Decimation)和优化、目标信号(如脉冲信号)的探测和样取、添加时间标签和数据头、UDP或者TCP数据的打包和传送。设计分别用于观测连续谱、谱线和脉冲星的FPGA运行模式。在具体的分通道方法上，将采用多级多通带技术，实现最优化的指标和先进性。

本发明提供的一种FPGA电路板，通过设置傅里叶转换模块和多相滤波模块，采用多级DDC、PFB、FFT和FIR相结合，实现同级别FPGA上最好的频率分辨率。具有较高的带宽。

基于上述实施例，所述FPGA电路板还包括打包传送模块，所述打包传送模块用于对缓存后的信号进行UDP和TCP数据格式的打包和传送。

具体地，UDP是User Datagram Protocol的简称，中文名是用户数据报协议，是OSI(Open System Interconnection，开放式系统互联)参考模型中一种无连接的传输层协议，提供面向事务的简单不可靠信息传送服务，IETF RFC 768是UDP的正式规范。UDP在IP报文的协议号是17。UDP协议全称是用户数据报协议，在网络中它与TCP协议一样用于处理数据包，是一种无连接的协议。在OSI模型中，在第四层——传输层，处于IP协议的上一层。UDP有不提供数据包分组、组装和不能对数据包进行排序的缺点，也就是说，当报文发送之后，是无法得知其是否安全完整到达的。UDP用来支持那些需要在计算机之间传输数据的网络应用。包括网络视频会议系统在内的众多的客户/服务器模式的网络应用都需要使用UDP协议。UDP协议从问世至今已经被使用了很多年，虽然其最初的光彩已经被一些类似协议所掩盖，但是即使是在今天UDP仍然不失为一项非常实用和可行的网络传输层协议。

进一步地，TCP(Transmission Control Protocol传输控制协议)是一种面向连接的、可靠的、基于字节流的传输层通信协议，由IETF的RFC793定义。在简化的计算机网络OSI模型中，它完成第四层传输层所指定的功能，用户数据报协议(UDP)是同一层内另一个重要的传输协议。在因特网协议族(Internet protocol suite)中，TCP层是位于IP层之上，应用层之下的中间层。不同主机的应用层之间经常需要可靠的、像管道一样的连接，但是IP层不提供这样的流机制，而是提供不可靠的包交换。

本发明提供的一种FPGA电路板，通过设置打包传送模块，可对数据进行实时的打包传送。

基于上述实施例，所述多相滤波模块与所述傅里叶转换模块的通道数相同。

基于上述实施例，所述FPGA电路板用于对信号进行多通道信号的多级DDC、PFB、FFT和FIR并行滤波。

FFT采用实数傅里叶变换模块，输出数据只选取实数部分，数据量减少一半。数据从FFT模块输出后，需要数字功率检波，即将数字信号平方后经过积分得到信号的功率信息，主要有平方模块和累加模块组成，累加次数是上位机可控，取值10000次，积分时间为12.8ms。FPGA控制处理单元的实现采用MATLAB软件的SIMULINK工具仿真及实现，再使用ISE软件的System Generator工具生成黑盒子文件，在ISE软件中运行。

在FPGA上运行的固件和算法，将采用多级DDC、PFB、FFT和FIR相结合的办法，实现在3GHz带宽和12bit ADC精度的情况下，最长的傅立叶变换通道数，从而实现同级别FPGA上最好的频率分辨率。这同样具有重要的科学和实践价值以及广泛的影响力。

下面本实施例描述百万通道FFT的实现：

FPGA运算板在天文信号处理模块方面，其实现了频谱仪功能，其关键工作就是基于离散傅立叶变换对数字信号进行转换，由原本的时域变为频域。

在FPGA运算板上进行实现时，使用Xilinx封装好的模块如FFT，多相滤波器组PFB等进行算法的建立，信号发生器会产生信号，然后由ADC接收，转化模拟信号，这样就可以获得数字信号，使用多相滤波器组充分优化采样数字信号采样序列。

实施级联FFT操作：传输一维信号序列，实现将其转移到模块Transpose，完成后，对数据展开再次的排序，一级FFT运算处理数据，将结果与旋转因子相乘，将其转移到Transpose模块转置中，此后二级FFT对其进行处理，功率Power模块对频谱信息进行处理，这样就可以获得频谱功率。为保证信噪比足够强，模块Vacc实现有效累加频谱信息，这种就可以获得信号累加信息。

对N点序列x(n)来讲，其中DFT在进行变换X(k)的过程中，此时就需要用到N^2次复数乘法，同时还需要用到N(N－1)次复数加法。若N非常大，这种情况下，将会有着极大的计算量。同时在FPGA中达成的FFT通道数一般都不大，基于一次性FFT就可以实现。从射电望远镜频谱仪的角度来分析，若想频谱分辨率较高，此时FFT通道数最好多一些。而美国CASPER组FFT通道数方面，其数量并不多，对处理速度造成一些影响，有必要优化FFT。分析现超大点数的FFT可以了解到，若实施FFT运算，这样需要保证较大的运算平台内存，为了解决这个问题，本实施例考虑二维级联式FFT，在实现大点数FFT的过程中，主要基于级联两个小点数的FFT来达成。在准备实现百万通道(2^22)FFT的过程中，主要应用了Cooley-Tukey算法，基于大型FFT运算，逐渐实现两个小点数FFT运算。Cooley-Tukey经典算法实现的过程中，DFT处理采样所获得的N个采样点，对其进行有效的拆分，这样从而获得N＝N1*N2，从本质层面来看是一个(N1，N2)矩阵，首先转化一维DFT，这样从而获得二维DFT。对于第一个小FFT来讲，与N2的方向相同，这样从而实施N1点数的FFT，将所获得的结果与旋转因子相乘，进行转置处理，这样就可以获得(N2，N1)，完成后，实施N2点数FFT运算。

为实现频点处真实信号还原原来的大小，需要使用Matlab程序。对二级FFT运算单元实施处理，从邻近的N1整数倍频点开始，确定第0，20，32个通道地方所对应的频率。对能量泄漏相关频点进行确定，这样就可以明确叠加通道数；叠加谱线，频率能量不变终止，这样信号能量得以还原。从理论层面来讲，若通道偏离具体为32，理论层面的增幅为3dB，本次叠加40条信号通道值，这样泄漏能量基本还原。通道偏离若超过了32时，与之后二级FFT运算单元整数频点比较接近，这种情况下就表现出相对称属性，向此后频点，真实信号通道能量泄漏很多。

基于上述实施例，本发明另一实施例公开了一种望远镜数字运算板。图3为本发明实施例中一种望远镜数字运算板的结构示意图，包括多个FPGA母板，AD子板和尾板；一个所述FPGA母板为一个上述任一实施例所述的FPGA电路板。所述多个FPGA母板优选为两个。所述尾板为高速协议尾板。

基于上述实施例，所述FPGA母板为6U标准尺寸。

基于上述实施例，所述AD子板为FMC VITA 57.1标准AD子板。

基于上述实施例，所述尾板至少包括12个万兆以太网口。

在技术参数上。望远镜数字运算板FDB设计成了2片V6FPGA组成，带来了更多的计算能力，用于超宽带高精度的谱线中，可以通过2个FPGA结合，实现更大点数的FFT。更重要的是，FDB可以根据需要，灵活配置QDR，DDR，10G网口的数量。而且成本是可控的。

CASPER开发的ROACH2运算平台的技术应用非常成熟，所以目前各大望远镜都选用它作为后端频谱仪，与它相配合的ADC性能可达3Gsps-8bit、550Msps-12bit，而像FDB可以配置3.2Gsps-12bit及5Gsps-10bit两款高精度、高带宽ADC，为整套数字后端系统对全数据的处理能力奠定基础。而且ROACH2对外传输带宽相对比较低，若数据使用了超过8bit高精度模式，不过实时传输依然无法实现。FDB使用总体架构有三部分，一部分是6U标准尺寸FPGA母板，一部分FMC VITA 57.1标准AD子板，还有一部分是高速协议尾板。运算板在主控芯片方面主要选用了Virtex-5芯，数量为1片，在运算芯片方面，需要选用了Virtex-6芯片，数量为2片，两片运算芯片级联后的通道数可达百万之多，很好的频谱分辨率能对谱线精细结构进行分析。对于Virtex-6来讲，其与2GBDDR3SDRAM存储模块连接，同时与9MBQDRII SRAM存储模块连接。在传输尾板方面，其实现了最少12口万兆以太网的支持，比ROACH 2的8个万兆以太网口更高。其系统架构图见图3。

进一步地，下面对由本发明提出的FPGA电路板、模数转换电路系统以及前端电路系统进行时间戳获取和系统同步做出进一步地解释说明。

时间戳构成为GPS接收器等，基于GPS接收器从而获得1PPS信号，GPS输出的1PPS(秒脉冲)精度为20ns左右，将其转移给Frequency Standard仪器，对脉冲进行调整，这样就可以获得脉冲上升沿，在FPGA中Linux系统，取得准确的网络时间，使得FPGA中时间戳程序正式开始。数据输出后，这样就可以获得良好的时间戳打包。基于Simulink软件实现有效仿真，Unix时间在本实施例中具体为实时时间，基于Linux系统以网络形式取得，Unix Timestamp始于1970年1月1日。GPS发出1PPS，这样FPGA基于网络取得Unix Timestamp，同时让小数秒计数器正式启动。后者对FPGA时间周期进行计算，比如FPGA工作频率在本次课题研究中具体为200MHz，相应的时钟周期在本次课题研究中具体为5ns，若时钟周期计数器计数具体为1s，对于整数秒计数器来讲，此时其将加1，对小数秒计数器进行复位处理。小数秒计数值具体就是整数秒计数器值叠加Unix Timestamp秒数，与整数秒进行求和处理，从而获得纳秒级时间戳。FPGA时钟基于ADC有效取得，这样ADC和FPGA能够有效同步。

自定义模式中，天文数据具有更高的可读性，分析接收机处理中天文数据所呈现出特点，在打包数据的过程中，在其中添加时间戳以及数据头，这样就拥有了绝对时间信息。数据头在本次课题研究中具体表征为数据包开始，实现对数据包的区分，其构成为高识别字符串。该过程需用到MATALAB/Simulink软件，在数据库方面在本实施例中选择CASPER和Xilinx的产品，仿真处理，数据包位宽设置具体如下：数据头16位，时间戳16位，数据50位，有效信号总共有82位，一个数据包长度设置总共为256位，其他全部都是非有效信号，打包部分作为数据传输重要构成。数据处理后，基于10G高速以太网进行有效的传输，UDP协议传送。整个数据传输系统采用MATLAB/Simulink仿真。

本发明提供的一种FPGA电路板和望远镜数字运算板，通过设置傅里叶转换模块和多相滤波模块，采用多级DDC、PFB、FFT和FIR相结合，实现同级别FPGA上最好的频率分辨率。具有较高的带宽。通过设置打包传送模块，可对数据进行实时的打包传送。

最后，本发明的方法仅为较佳的实施方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。