一种阵列基板及显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及显示装置。
【背景技术】
[0002]目前扇出区(fanout)布线跨度较大，在由驱动IC向两侧布线的时候，由于像素单元的位置不同，导致fanout布线中每条扇出走线长度可能不同，形成电阻差异，从而导致各扇出走线上的信号延迟差异而使信号不均一，进而影响画面显示的均一性；现有技术中可以通过增加扇出走线长度的方式将所有扇出走线的长度调整为近乎相等，从而减少电阻差异，但是需要较大的布线空间，影响窄边框的设计。
【发明内容】
[0003]本发明实施例提供一种阵列基板及显示装置，用以在保证窄边框的基础上解决现有技术中存在的扇出走线上信号延时存在差异的问题。
[0004]本发明实施例采用以下技术方案:
[0005]一种阵列基板，包括显示区域和非显示区域，其中，所述阵列基板的非显示区域设置有多条不同长度的扇出走线，所述阵列基板的非显示区域还包括:
[0006]与所述扇出走线异层设置的电容补偿膜层，其中，所述电容补偿膜层与每条扇出走线的正对面积按照所述扇出走线的长度由大至小的顺序逐渐增大。
[0007]本方案利用电容补偿膜层与每条扇出走线之间的正对面积形成不同的补偿电容，对于长度较长的扇出走线，与电容补偿膜层的正对面积相对较小，即补偿电容较小，对于长度较短的扇出走线，与电容补偿膜层的正对面积相对较大，即补偿电容较大，这样，才能保证长度较长的扇出走线的电阻与其对应的较小的补偿电容的乘积与长度较短的扇出走线的电阻与其对应的较大的补偿电容的乘积近乎相等，减小电阻差异，从而，使得每个扇出走线的电阻与其对应的补偿电容的乘积近乎相等，即保证RC值近乎相等，改善扇出走线信号不均一的问题，进而改善画面显示均一性。
[0008]优选地，所述电容补偿膜层与每条扇出走线的正对面积与相应扇出走线的长度呈反比例关系。
[0009]该方案可使得每个扇出走线的电阻与相应电容乘积相等。
[0010]优选地，所述多条扇出走线中长度最长的扇出走线为参考扇出走线，所述电容补偿膜层与所述多条扇出走线中长度最长的扇出走线的正对面积的取值范围为:8 μηι2-12 μπι2。
[0011]在该方案中，以最长的扇出走线的正对面积确定反比例关系中的比例系数，可以尽可能减小电容补偿膜层的覆盖面积，进而，减小补偿电容，保证较小的信号延迟。
[0012]优选地，所述电容补偿膜层的部分边缘具有锯齿状图案。
[0013]该方案中的电容补偿膜层具有锯齿状图案，从而保证形成的补偿电容较稳定。
[0014]优选地，所述电容补偿膜层在所述阵列基板上的正投影仅覆盖所述扇出走线，且图案连续。
[0015]该方案中的电容补偿膜层的形状可以保证形成的补偿电容更为精确。
[0016]优选地，所述电容补偿膜层的材料为透明导电氧化物。
[0017]在该方案中，透明导电氧化物为阵列基板中常用材质，可以更好的形成补偿电容。
[0018]优选地，所述阵列基板的显示区域设置有公共电极层；所述电容补偿膜层与所述公共电极层同层设置，同一次工艺形成；或
[0019]所述阵列基板的显示区域设置有像素电极层，所述电容补偿膜层与所述像素电极层同层设置，同一次工艺形成。
[0020]在该方案中，将电容补偿膜层与公共电极层或像素电极层同层设置，从而，避免了额外制备膜层作为电容补偿膜层的操作。
[0021]优选地，所述电容补偿膜层的材料为金属或合金。
[0022]在该方案中，金属与合金为阵列基板中常用材质，可以更好的形成补偿电容。
[0023]优选地，所述阵列基板的显示区域异层设置有源漏层和栅线；其中，所述扇出走线与源漏层同层设置，同一次工艺形成；所述电容补偿膜层与栅线同层设置，同一次工艺形成；或者
[0024]所述扇出走线与所述栅线同层设置，同一次工艺形成；所述电容补偿膜层与源漏层同层设置，同一次工艺形成。
[0025]在该方案中，将电容补偿膜层与源、漏极或栅线同层设置，从而，避免了额外制备膜层作为电容补偿膜层的操作。
[0026]一种显示装置，包含所述的阵列基板。
[0027]由于该显示装置包含上述阵列基板，因此能够很好的改善信号不均一的问题，进而改善画面显示均一性。
【附图说明】
[0028]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0029]图1为本发明实施例提供的一种阵列基板的结构示意图；
[0030]图2(a)为以图1中扇出走线11所在区域的放大图；
[0031]图2(b)为将扇出走线111-扇出走线Iln分别等效成各电路元件的η条电路示意图；
[0032]图3为电容补偿膜层的膜层结构示意图之一；
[0033]图4为电容补偿膜层的膜层结构示意图之二 ；
[0034]图5 (a)为电容补偿膜层所在膜层位置的剖面示意图之一；
[0035]图5 (b)为电容补偿膜层所在膜层位置的剖面示意图之二 ；
[0036]图6 (a)为电容补偿膜层所在膜层位置的剖面示意图之三；
[0037]图6(b)为电容补偿膜层所在膜层位置的剖面示意图之四。
【具体实施方式】
[0038]为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0039]下面通过具体的实施例对本发明所涉及的技术方案进行详细描述，本发明包括但并不限于以下实施例。
[0040]如图1所示，为本发明实施例提供的一种阵列基板的结构示意图，该阵列基板10被限定为显示区域A(阵列基板的中间区域，斜条纹填充)和非显示区域B(阵列基板的边缘区域)，其中，该阵列基板10的非显示区域B设置有多条不同长度的扇出走线11，每条扇出走线11的一端连接驱动IC或控制1C，另一端连接位于阵列基板的显示区域A的电路。该阵列基板10的非显示区域B还包括:与扇出走线11异层设置的电容补偿膜层12，其中，电容补偿膜层12与每条扇出走线11的正对面积S按照扇出走线11的长度由大至小的顺序逐渐增大。在本发明实施例中，电容补偿膜层位于后续覆盖的彩膜基板在阵列基板的正投影范围内。
[0041]具体地，参照图2(a)所示的以图1中扇出走线11所在区域的局部放大图，图2(a)中仅示出部分扇出走线U。在图1中，扇出走线11呈对称排布，且每条扇出走线11的长度根据其距离电路的远近而不同，一般情况下，都会在驱动IC或控制IC的附近将扇出走线11设置成弓字形。电容补偿膜层12可以位于扇出走线11所在膜层的上方或下方，图2(a)中以位于上方为例。扇出走线111的长度大于扇出走线112的长度，而电容补偿膜层12与扇出走线111的正对面积SI小于电容补偿膜层12与扇出走线112的正对面积S2。其他的扇出走线11与电容补充膜层12的正对面积也按照扇出走线11的长度由大至小的顺序逐渐增大。其中，针对不同扇出走线而言，其与电容补充膜层12的正对面积的差值可以相等也可以不等。
[0042]为了便于理解，如图2(b)示出将扇出走线111-扇出走线Iln分别转换成各电路元件的η条电路示意图，其中，扇出走线111等效成电阻R1，电容补偿膜层与其的正对面积形成的补偿电容为Cl ;扇出走线112等效成电阻R2，电容补偿膜层与其的正对面积形成的补偿电容为C2 ;依次类推，扇出走线Iln等效成电阻Rn，电容补偿膜层与其的正对面积形成的补偿电容为Cn，从而，通过调整电容补偿膜层与每条扇出走线的正对面积(即补偿电容大小)，保证R1*C1 = R2*C2.......Rn*Cn，从而，改善每条扇出走线的信号均一"性的问题。
[0043]通过在上述阵列基板的非显示区域设置电容补偿膜层，分别与每条扇出走线形成大小不等的正对面积，由于扇出走线电连接数据线或栅线，因此，可以利用扇出走线一侧的电压使得相应扇出走线与电容补偿膜层之间的正对面积处形成补偿电容，该正对面积(即补偿电容)按照扇出走线的长度由大至小的顺序逐渐增大，从而，使得每条扇出走线对应的补偿电容与该扇出走线的电阻的乘积近乎相等，即RC值近似相等，改善了由于扇出走线长度不同导致的电阻差异所带来的信号不均一的问题，进一步改善画面显示的均一性。
[0044]优选地，考虑到为了保证每条扇出走线对应的补偿电容与该扇出走线的电阻的乘积RC尽可能相等，即可以共同等于一常数K，R*C = K。由于R=p*L/s，C= e*S/d，其中，针对每条扇出走线而言，阻抗P、扇出走线的横截面积s、介电常数ε以及扇出走线与电容补偿膜层之间的间距d均相等，因此，最终每条扇出走线的RC