条控制线施加控制信号使该控制线所连接的各个并联开关导通，并在连接所述各个并联开关的数据线上施加公共电压。
[0034]第三方面，本发明还提供了一种阵列基板的驱动方法，可以用以制作第一方面所述的阵列基板，该方法可以包括:
[0035]通过图案化工艺在基底上形成像素开关阵列、数据线图形、栅线图形、像素电极图形、公共电极图形；并形成至少一条控制线以及至少一个并联开关；其中，所述公共电极图形包括多个条状的公共电极，各个条状公共电极与所述数据线图形中的数据线同向设置；所述控制线的连接所述并联开关，并延伸到所述阵列基板的边缘；所述并联开关与所述公共电极图形和数据线图形中的数据线连接设置，适于在所述控制线的控制下导通，将所述数据线和所述公共电极图形电性相连。
[0036]在具体实施时，上述的阵列基板的具体结构可能具有多种不同的形式，对应的具体驱动方法和制作方法也可能略有不同，下面结合附图进行详细说明。
[0037]实施例一
[0038]在具体实施时，参见图2，为本发明实施例一提供的阵列基板的俯视图，包括多个像素开关Tl组成的像素开关阵列，由多条栅线G1、G2和G3组成的栅极图形，由多条数据线DU D2、D3、D4、D5组成的数据线图形，由多个像素电极块P组成的像素电极图形和位于像素电极图形上方的公共电极图形，该公共电极图形由多个条状的公共电极组成；另外还包括多个并联开关T2以及多条位于行方向上的控制线C1、C2和C3，该控制线C1、C2和C3与各条栅线Gl、G2和G3采用相同的材料制作并同层设置，每一个像素开关Tl的栅极连接一条栅线、源极连接一条数据线，漏极连接一个像素电极块P，根据所连接的栅线的控制导通，将施加到所连接的数据线上的数据电压写入到所连接的像素电极块P上；各个并联开关T2呈周期性排列，每三个像素中有且仅有一个并联开关T2 ;每一个并联开关T2连接的栅极连接一条控制线，源极连接一条数据线，漏极连接公共电极Com ;各个控制线C1、C2和C3除一端连接各个对应的各个并联开关T2的栅极之外，另一端延伸到该阵列基板的边缘(图中未示出)。对图2中的阵列基板可以采用如下方法驱动，参见图3，该方法可以包括多个子充电过程tl和多个多个子稳压过程t2 ;
[0039]其中，在每一个子充电过程tl中，在一条栅线上施加栅极扫描信号使该栅线所连接的各个像素开关导通，并在数据线图形中的各条数据线上对应施加该条栅线所连接的各个像素对应的数据电压信号(图中表示为Vdata和-Vdata);
[0040]在每一个子稳压过程t2，在一条控制线施加控制信号使该控制线所连接的各个并联开关导通，并在数据线图形中的各条数据线上施加公共电压(图中表示为Vcom);所述多个子稳压过程分散在所述多个子充电过程之间。
[0041]具体来说，在第一个子充电过程tl中，可以在第一行的像素电极块P所连接的栅线Gl上施加高电平(假设各个像素开关Tl以及各个并联开关T2均在高电平时导通)使第一行的像素开关Tl导通，并在各条数据电压线Dl、D2、D3、D4、D5上施加位于第一行的像素电极块P应被写入的数据电压，完成对第一行像素电极块P的像素电压的写入，且在该阶段在各条控制线Cl、C2和C3上均施加低电平使并联开关T2关断；之后紧接着进行第一个子稳压过程t2，在该过程，可以在栅线Gl上施加低电平(假设各个像素开关Tl以及各个并联开关T2均在高电平时导通)，在控制线C1、C2和C3上均施加高电平，使各行的各个并联开关T2均导通，并在各条数据电压线Dl、D2、D3、D4、D5上施加公共电压Vcom，使公共电压Vcom通过并联开关T2写入到公共电极Com。在第二个子充电过程tl、第三个子充电过程tl中按照在第一个子充电过程tl对第一行的像素电极块P的充电过程分别对第二行的像素电极块P、第三行的像素电极块P完成充电，第二个子稳压过程t2、第三个子稳压过程t2中则可以按照上述的第一个子稳压过程t2的方式将各个并联开关T2均导通，并在各个并联开关T2处通过T2向公共电极Com写入公共电压Vcom。
[0042]不难理解的是，由于数据线Dl、D2、D3、D4、D5与条状的公共电极Com的延伸方向相同，这样通过数据线Dl、D2、D3、D4、D5向公共电极Com提供公共电压Vcom的过程中，在公共电压Vcom传输的方向上，数据线D1、D2、D3、D4、D5与条状公共电极Com并联的长度较长，相比于图1中的设置方式，能够更为有效降低公共电压Vcom的传输电阻。实际上，经过仿真模拟发现，在对本发明提供的阵列基板进行驱动时，所需的驱动电流与驱动图1中的阵列基板的所需的电流相比，能够降低30%，也就是说，本发明提供的阵列基板与图1中的阵列基板相比，公共电压的传输电阻降低30 %左右。
[0043]不难理解是，虽然在图3中示出的是在稳压过程中，在各条数据线上均施加公共电压Vcom的情况，但是在实际应用中，仅需在各个并联开关所连接的数据线D2和D5上施加公共电压Vcom即可。
[0044]另外为了降低相邻像素之间的串扰，该方法中，写入到奇数行的像素电极块P上施加的数据电压与写入到偶数行的像素电极块P的数据电压的极性相反(图中分别表示为Vdata和-Vdata)。
[0045]不难理解的是，虽然在图3中在D1-D5上施加电压使用相同的波形表示，但是在实际应用中，施加在各条数据线上的数据电压施加上并不一定相同，图3中仅是各条数据线上施加的电压的波形的示意图，并不应理解为对本发明保护范围的限定。
[0046]在图2所示的实施例中，包括多个并联开关，多个并联开关分为多行，每一行的各个并联开关对应连接一条控制线，这种将并联开关分散的设置在显示区域中的方式能够使得数据线在多处与公共电极并联，从而进一步提高公共电压Vcom的均一性。当然在实际应用中，上述的并联开关并不仅限于上述的方式，只要能够分散在显示区域，都能够取得类似的效果。另外，在具体实施时，即使上述的并联开关的个数仅为I个，相比于现有技术的方案也能够一定程度上提高公共电压的均一性，相应的技术方案也应该落入本发明的保护范围。
[0047]在图2中所示的实施例中，各条控制线C1、C2和C3设置在相邻两行像素电极之间的非显示区域。这样设置的好处是，能够使得相应的显示装置具有较高的开口率，避免影响显示。当然在实际应用中，如何设计这里的控制线并不会影响本发明的保护范围。
[0048]在图2中所示的实施例中，各条控制线C1、C2和C3与栅线图形中的各条栅线Gl、G2和G3同层设置，这样能够在制作时，通过同一工艺完成控制线和栅线图形的制作，能够降低制作难度。另外，在具体实施时，上述的各个并联开关与像素开关阵列中的像素开关也可以通过同一工艺形成。这样也可以降低制作难度。同样的，这样的设置方式也不应理解为对本发明的保护范围的限定。
[0049]不难理解的是，在图3中是以各个子充电过程tl与各个子稳压过程t2交替排列的情形，这样做能够密集的对公共电极Com写入公共电压Vcom，从而更好的提高公共电极Com上的公共电压Vcom的均一"性，并使得公共电极Com上的公共电压Vcom