在多晶czt上沉积dlc膜的方法及czt半导体探测器的制造方法_2

文档序号:9467196阅读:来源:国知局
上面的在多晶CZT上沉积DLC膜的方法实施例做进一步说明:
[0042]参照图2所示,取多晶CZT样品,在该多晶CZT表面沉积C膜+Ti+A1203+C膜,具体工艺如下:
[0043]①C膜:C阴极起弧电流90A,弯管磁场2.0A
[0044]负压-800V沉积20s 占空比100%
[0045]-600V 沉积 40s 占空比 100%
[0046]-400V 沉积 60s 占空比 100%
[0047]-300V 沉积 1min 占空比 20% 束流 50mA
[0048]②Ti+A1203 层:
[0049]Ti金属注入8Kv束流5mA,注入剂量100mC
[0050]Al阴极起弧电流90A,弯管磁场2.0A
[0051]负压-300V占空比100%
[0052]氧气流量:50sccm真空气压2.0*10 2Pa
[0053]沉积时间3min束流280mA
[0054]③C膜:C阴极起弧电流90A,弯管磁场2.0A
[0055]-300V 沉积 15min 占空比 20%
[0056]在上述实施例中,第一阶段和第三阶段为磁过滤阴极真空弧沉积设备,第二阶段中的钛注入为金属离子源注入设备,后面Al作阴极通氧气为磁过滤阴极真空弧沉积设备。针对不同的膜层所采用的靶材料不同,为了实现较好的实验效果,可调整起弧电流和弯管磁场。上述实施例利用双管180度磁过滤阴极真空弧技术在多晶CZT基底上镀高绝缘DLC膜,并利用磁过滤阴极真空弧沉积技术和金属离子源注入技术制备缓冲层Al203膜层,可有效减小多晶CZT作为探测器时的漏电流。
[0057]需要说明的是,上述各实施例可通过调整负压,弯管磁场大小、通气流量以及沉积时间来控制各膜层的厚度。参照图1和图3,其分别为多晶CZT上形成的各膜层结构示意图和各膜层扫描电镜的测试结果示意图。这里,各层膜的厚度取值范围如下:第一层DLC膜的厚度为80-120nm,氧化铝膜层层的厚度为20_30nm,第二层DLC膜的厚度为0_370nm。例如,第一层DLC膜的厚度为lOOnm,氧化铝膜层层的厚度为30nm,第二层DLC膜的厚度为370nm。其中,膜层厚度由沉积时间长短决定,时间越长厚度越大,但厚度大容易脱落。
[0058]在一可选实施例中,利用双管180度磁过滤阴极真空弧沉积方法,在多晶CZT晶体表面沉积10nm厚的DLC膜,再利用金属离子源注入技术(MEVVA)注入金属钛,接着沉积薄膜过渡层(30nm),释放DLC膜层内应力(材料同样具有高电阻率)。最后,再次利用双管180度磁过滤方法在过渡层上沉积DLC膜370nm,形成膜层厚度为500nm左右的高绝缘层。注入金属钛的目的是为了提高碳层和层的结合力,使结构更加稳定。结构示意图可参见图1o
[0059]为对多晶CZT上形成的各膜层性能进行说明,这里可参照图4、5,其分别为本发明实施例提供的多晶CZT上Cls元素的XPS测试分峰结果示意图、多晶CZT的硬度测试结果示意图。如图4所示,镀膜后的多晶CZT表面硬度在压痕深度为40nm左右,维氏硬度高达60Gpa。此处,XPS分析是为了得到DLC层中SP3键所占的比例。这里的拟合方法采用高斯函数拟合,峰与横坐标的面积代表sp2或者sp3键成分含量。其中:
[0060]IG:表示sp3键含量,Cls结合能在285.2-286.1eV之间;
[0061]ID:表示sp2键含量,Cls结合能在284.4-285.1eV之间,测试结果仅代表本测试样品的sp2和sp3含量。
[0062]若IG/(IG+ID)>50%,DLC 导电率 >101?Ω.cm,则图 5 的结果为 IG/(IG+ID)=72%。
[0063]与现有技术相比,本发明的各实施例具有以下优点:
[0064]I)相比磁控溅射、电子束蒸发等PVD沉积方法,磁过滤电弧沉积设备原子离化率非常高,大约在90%以上。这样,由于原子离化率高,可使等离子体密度增加,成膜时大颗粒减少,有利于提高薄膜硬度、耐磨性、致密性、膜急结合力等。
[0065]2)相比磁控溅射、电子束蒸发等PVD沉积方法,由于磁过滤弯管的存在使得其制备的膜层质量更好,液滴等大颗粒几乎能被过滤损失掉。
[0066]3)利用磁过滤沉积能得到高绝缘系数的DLC膜,DLC膜层的sp3含量在70%以上,电阻率高于1010Ω -Cm0其中,DLC膜的绝缘系数与SP3键含量有关。金刚石为SP3杂化,SP3键含量越高代表该物质内金刚石含量越高。理想金刚石的电阻率在10?Ω ^cm数量级,但由于杂质影响绝大多数金刚石晶体的电阻率在114到10 16 Ω._之间。当SP3键含量在50%以上时,电阻率就已经能够可以高于1wQ.cm 了。
[0067]4)在多晶CZT上可制备厚DLC膜层,结合磁过滤沉积技术和离子注入技术,DLC膜的厚度可达到500nm,由于镀有用于释放内应力的薄膜过渡层,使DLC膜不至于对外界环境太敏感,但如果单层DLC膜的内应力太大,可能会导致基底的表面曲率以及外界温度的改变都会使膜崩裂或者脱落。
[0068]5) DLC膜层硬度高,有效克服了多晶CZT硬度低、易碎的问题,在多晶CZT上沉积DLC膜,使其增加硬度后更方便投入实际使用。
[0069]需要说明的是,对于前述的方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本发明所必需的。
[0070]此外,本发明实施例还提供了一种碲锌镉(CZT)半导体探测器,该CZT半导体探测器设有采用上述任一种在多晶CZT上沉积DLC膜的方法制备而成的多晶CZT。
[0071]由于上述任一种镀膜后的多晶CZT具有上述技术效果,因此,设有上述镀膜后的多晶CZT的CZT半导体探测器也应具备相应的技术效果,其具体实施过程与上述实施例类似,兹不赘述。
[0072]以上所述仅为本发明的实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
【主权项】
1.一种在多晶碲锌镉(CZT)上沉积类金刚石碳(DLC)膜的方法,其特征在于,包括: 采用磁过滤阴极真空弧沉积方法,在多晶CZT的晶体表面沉积第一层DLC膜; 在所述第一层DLC膜之上,采用磁过滤阴极真空弧沉积方法沉积用于释放内应力的薄膜过渡层; 在所述薄膜过渡层之上,采用磁过滤阴极真空弧沉积方法沉积第二层DLC膜。2.根据权利要求1所述的在多晶CZT上沉积DLC膜的方法,其特征在于,所述薄膜过渡层为聚合物有机膜或氧化铝膜层。3.根据权利要求2所述的在多晶CZT上沉积DLC膜的方法,其特征在于,所述聚合有机物膜包括聚酰亚胺膜。4.根据权利要求1至3任一项所述的在多晶CZT上沉积DLC膜的方法,其特征在于,所述磁过滤阴极真空弧沉积方法利用双管180度磁过滤沉积方式。5.根据权利要求4所述的在多晶CZT上沉积DLC膜的方法,其特征在于, 在沉积所述第一层DLC膜时,采用的靶材为碳阴极,起弧电流90A,弯管磁场2.0A,束流50mA,顺序采用负压-800V、-600V、-400V、及-300V进行沉积;和/或, 在沉积所述第二层DLC膜时,采用的靶材为碳阴极,起弧电流90A,弯管磁场2.0A,起弧电流90A,弯管磁场2.0A,负压-300V,沉积时间15min,占空比为20%。6.根据权利要求4所述的在多晶CZT上沉积DLC膜的方法,其特征在于,在沉积所述氧化铝膜层时,采用的靶材为Al阴极,起弧电流90A,弯管磁场2.0A,氧气流量50SCCm。7.根据权利要求6所述的在多晶CZT上沉积DLC膜的方法,其特征在于,所述第一层DLC膜的厚度为80-120nm,所述氧化铝膜层层的厚度为20_30nm,所述第二层DLC膜的厚度为 0_370nm。8.根据权利要求1至7任一项所述的在多晶CZT上沉积DLC膜的方法,其特征在于,还包括: 在所述第一层DLC膜和所述薄膜过渡层之间,采用金属离子源注入方法注入金属钛层。9.根据权利要求8所述的在多晶CZT上沉积DLC膜的方法,其特征在于,所述金属钛层的注入条件包括:注入电压8Kv,注入束流5mA,注入剂量1000mC。10.一种碲锌镉(CZT)半导体探测器,其特征在于,设置有采用权利要求1至9任一项所述的在多晶CZT上沉积DLC膜的方法制备而成的多晶CZT。
【专利摘要】本发明公开了一种在多晶CZT上沉积DLC膜的方法及CZT半导体探测器,其中,该在多晶CZT上沉积DLC膜的方法包括:采用磁过滤阴极真空弧沉积方法,在多晶CZT的晶体表面沉积第一层DLC膜;在所述第一层DLC膜之上,采用磁过滤阴极真空弧沉积方法沉积用于释放内应力的薄膜过渡层;在所述薄膜过渡层之上,采用磁过滤阴极真空弧沉积方法沉积第二层DLC膜。通过实施本发明,在多晶CZT上沉积DLC膜能够保护多晶CZT,减小漏电流。
【IPC分类】H01L31/0296, C23C14/06, H01L31/115, C23C14/32, H01L31/18
【公开号】CN105220112
【申请号】CN201510583996
【发明人】廖斌, 欧阳晓平, 王宇东, 吴先映, 张旭, 罗军
【申请人】北京师范大学
【公开日】2016年1月6日
【申请日】2015年9月14日
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1