技术总结
本发明涉及一种器件的制作方法。包括半导体基板、元件单元、贯通布线和布线部分的电子器件的制作方法包括：在基板的第一表面中形成非贯通的通路孔；在通路孔的内壁上形成第一绝缘膜；从基板的第二表面形成到达通路孔的底部的第一绝缘膜的开口；在开口的底部上形成第二绝缘膜；在通路孔中形成贯通布线；形成与贯通布线电连接的元件单元；从第二表面减小基板的厚度，使得第二表面变得与开口的底部的第二绝缘膜齐平；和在第二绝缘膜上形成与贯通布线电连接的布线部分。
技术研发人员：王诗男;濑户本丰;
受保护的技术使用者：佳能株式会社;
文档号码：201510968124
技术研发日：2015.12.22
技术公布日：2016.07.06