专利名称：半导体测试装置、半导体器件测试用接触基板、半导体器件的测试方法、半导体器件及其 ...的制作方法
技术领域：
本发明涉及半导体器件的测试技术，特别涉及用于老化等半导体器件的可靠性测试等的半导体测试装置、半导体器件测试用接触基板、半导体器件的测试方法及半导体器件的制造方法。
背景技术：
半导体器件在其开发过程和批量生产工序中，在试作、制造的状态下，需要对该产品寿命进行测试，在通常各种环境下放置半导体器件，进行其可靠性测试。一般的半导体测试工序，首先对形成了构成电路的半导体元件的半导体晶片进行电特性测试，进行半导体芯片的良好/不良的挑选。接着，进行划片，将晶片分离成各个芯片。接着，在封装状态下进行组装。随后，进行电特性测试，进行封装的良好/不良的挑选。接着，进行老化测试(高温偏置测试)，进行可靠性鉴别。该老化测试在几百℃下实施几十至几百小时，以便淘汰晶体管的栅极氧化膜破损和半导体元件的布线断线或短路这样的初期不良。
接着，作为最终检查，进行电特性测试。在以往的半导体器件的可靠性测试中，需要长时间将半导体芯片进行封装装配后再进行测试。在一般的半导体测试工序中，没有可靠性的芯片组装成为成本上升的问题。特别是如MCM(Multi Chip Module；多芯片模块)那样在一个封装中搭载多个芯片的情况下，为了供给COB(Chip On Board；芯片直接组装)的管芯对，需要KGD(Known Good Die；确认优质管芯)技术，最好在组装工序之前实施老化测试。
相反，作为芯片等级的老化测试，对每个划片后的芯片收容在虚拟的封装中，也可以进行老化测试。但是，在该方法中，由于KGD，所以存在增加成本、工序数和工序时间的问题。
因此，提出了晶片等级的老化测试。如(日本)特开平10-284556号公报等中披露的那样，在晶片级老化测试中，使用老化装置，在基座上使形成了电极的元件面朝上来保持晶片，该装置包括在与该晶片上设置的电极对置的位置上具有突起电极的多层薄片，在与该电极对置的位置上具有导电性的柔软部件，具有形成了对测试电路的布线的良好平坦性的老化基材单元，以及施加压力的机构。
在以上那样的现有的半导体测试装置中，产生以下的课题。在晶片等级老化测试中，由于带有晶片中设置的电极突点的高度偏差，所以需要施加大的压力，特别是在薄晶片的情况下，施加负荷的晶片有产生缺口、破裂等危险性。此外，在多层的薄片中，对于电极，用100μm细的节距、50μm长度的电极来设置导电体部，但在推进电极间的窄节距化、电极尺寸的缩小化的情况下，被认为不能获得充分的接触面积。
特别是在作为被测试电子部件的晶片的电极上有凹凸，如果晶片自身在其自重下歪斜到达，则即使例如在强压力下将晶片压缩到测试基板上，也不能获得稳定的测试结果。此时，为了使晶片上的所有电极被集中接触，在现有的老化装置的构造中，为了避免对晶片施加局部的载荷，在基材上需要严格的平坦性。而且，为了缓和基材与晶片的热膨胀率的差造成的电极间位置偏移和机械应力，需要多层薄片和部件这两个构成元件，这些构成元件基本上是消耗品，所以部件的成本上升。
发明内容
本发明的目的在于解决以上的现有技术的课题。本发明的目的更在于提供能够保持良好的电接触来进行具有微细电极构造的被测试电子部件的测试的半导体测试装置、半导体器件测试用接触基板、半导体器件的测试方法及半导体器件的制造方法。
为了实现上述目的，本发明的特征在于，提供一种半导体测试装置，包括测试电路，将测试信号输入输出到被测试电子部件；测试信号布线，与该测试电路电连接；接触基板，与所述被测试电子部件的电极电连接，配有传送所述测试信号的导电通路，用绝缘性材料形成，有上表面和下表面，并至少设置一个以上的通孔；多层布线基板，与所述导电通路和所述测试信号布线电连接，配置在所述接触基板的下表面上，设置至少一个以上的通孔；以及吸附机构，吸附并保持所述被测试电子部件、所述接触基板、以及所述多层布线基板。
本发明的另一特征在于，提供一种半导体测试装置，包括测试电路，将测试信号输入输出到被测试电子部件；测试信号布线，与该测试电路电连接；接触基板，与所述被测试电子部件的电极电连接，配有传送所述测试信号的导电通路，用绝缘性材料形成，有上表面和下表面，并至少设置一个以上的通孔；布线电路，与所述导电通路和所述测试信号布线电连接，配置在所述接触基板的上表面或下表面的其中一个上，或附着在两方上；以及吸附机构，吸附并保持所述被测试电子部件和所述接触基板。
本发明的另一特征在于，提供一种半导体测试装置，包括测试电路，将测试信号输入输出到被测试电子部件；测试信号布线，与该测试电路电连接；接触基板，与所述被测试电子部件的电极电连接，配有传送所述测试信号的导电通路，用通气性的多孔的绝缘性材料形成，有上表面和下表面；多层布线基板，与所述导电通路和所述测试信号布线电连接，配置在所述接触基板的下表面上，用通气性的绝缘材料形成；以及吸附机构，吸附并保持所述被测试电子部件、所述接触基板、以及所述多层布线基板。
本发明的另一特征在于，提供一种半导体测试装置，包括测试电路，将测试信号输入输出到被测试电子部件；测试信号布线，与该测试电路电连接；接触基板，与所述被测试电子部件的电极电连接，配有传送所述测试信号的导电通路，用通气性的多孔的绝缘性材料形成，有上表面和下表面；布线电路，与所述测试信号布线和所述导电通路电连接，配置在所述接触基板的上表面或下表面的其中一个上，或附着设置在两方上；以及吸附机构，吸附并保持所述被测试电子部件和所述接触基板。
而且，本发明的另一特征在于，提供一种半导体器件测试用接触基板，由PTFE、包含芳族聚酰胺的液晶性聚合物或聚酰亚胺的其中之一构成的通气性的绝缘材料形成，有上表面和下表面，在内部具有将该上表面和下表面之间连接的导电通路。
而且，本发明的另一特征在于，提供一种半导体器件的测试方法，该方法包括以下步骤准备接触基板，该接触基板由通气性的多孔的绝缘材料形成，在该多孔的绝缘材料内部有电镀或充填金属形成的导电通路；准备被测试电子部件，该被测试电子部件在电极上形成电极端子、焊料突点或金突点；将该被测试电子部件的所述电极端子、焊料突点或金突点和所述接触基板的导电通路进行连接；以及在所述被测试电子部件上，提供测试信号进行测试。
而且，本发明的另一特征在于，提供一种半导体器件的制造方法，该方法包括以下步骤准备由通气的多孔的绝缘材料形成的基板、以及在所述基板内的多孔体内部有电镀或填充金属而形成的导电通路的接触基板；在所述接触基板上搭载所述电子部件，使得所述电子部件的电极端子、焊料突点或金突点可接触到所述接触基板的导电通路；连接所述电子部件的电极端子、焊料突点或金突点及所述接触基板的导电通路；向所述电子部件提供测试信号并进行测试；以及结束对所述电子部件提供所述测试信号的步骤，提供半导体器件。
而且，本发明的另一特征在于，提供一种半导体器件的制造方法，该方法包括以下步骤在电子部件的表面上形成电极端子、焊料突点或金突点；准备由通气的多孔的绝缘材料形成的基板、以及在所述基板内的多孔体内部有电镀或填充金属而形成的导电通路的接触基板；在所述接触基板上搭载所述电子部件，使得所述电子部件的电极端子、焊料突点或金突点可接触到所述接触基板的导电通路；连接所述电子部件的电极端子、焊料突点或金突点及所述接触基板的导电通路；在所述接触基板上填充具有任意的热膨胀系数和弹性率的树脂；向所述电子部件提供测试信号并进行测试；以及结束对所述电子部件提供所述测试信号的步骤，提供半导体器件。
而且，本发明的另一特征在于，提供一种半导体器件，它包括电子部件，将电子电路元件形成在内部，在其表面上形成电极端子、焊料突点或金突点；以及接触基板，由通气性的多孔的绝缘材料形成，在所述基板内的多孔体内部电镀或填充金属来形成，有连接到所述电子部件的电极端子、焊料突点或金突点的导电通路。
而且，本发明的另一特征在于，提供一种半导体器件，它包括半导体器件测试用接触基板，由PTFE、包含芳族聚酰胺的液晶性聚合物或聚酰亚胺的其中之一构成的通气性的多孔绝缘材料形成，有上表面和下表面，在内部具有将该上表面和下表面之间连接的导电通路，所述导电通路在所述基板内的多孔体内部电镀或填充金属来形成，在所述导电通路以外的所述基板内的多孔体内部填充具有任意的热膨胀系数和弹性率的树脂；以及半导体芯片，被搭载在该半导体器件测试用接触基板上。
图1表示本发明第1实施方式的半导体测试装置的剖面图。
图2表示本发明第1实施方式的半导体测试装置的俯视图。
图3(A)是本发明第1实施方式的接触基板的剖面图，图3(B)是放大表示本发明第1实施方式的接触基板的局部剖面图。
图4表示本发明第1实施方式的变形例的半导体测试装置的剖面图。
图5表示本发明第2实施方式的被测试电子部件的剖面图。
图6表示本发明第2实施方式的半导体测试装置的剖面图。
图7(A)是表示本发明第2实施方式的一例通孔构造的斜视图，图7(B)是表示本发明第2实施方式的另一例通孔构造的斜视图，图7(C)是表示本发明第2实施方式的另一例通孔构造的斜视图，图7(D)是表示本发明第2实施方式的另一例通孔构造的斜视图，图7(E)是表示本发明第2实施方式的另一例通孔构造的斜视图，图7(F)是表示本发明第2实施方式的另一例通孔构造的斜视图，图7(G)是表示本发明第2实施方式的一例通孔构造的斜视图。
图8表示本发明第3实施方式的接触基板的斜视图。
图9(A)是表示本发明第3实施方式的一例接触基板的剖面图，图9(B)是表示本发明第3实施方式的一例接触基板的剖面图，图9(C)是表示本发明第3实施方式的一例接触基板的俯视图，图9(D)是表示本发明第3实施方式的一例接触基板的俯视图，图9(E)是表示本发明第3实施方式的一例接触基板的俯视图。
图10表示本发明第4实施方式的接触基板的斜视图。
图11表示本发明第4实施方式的半导体测试装置的剖面图。
图12(A)是表示本发明第4实施方式的一例接触基板的剖面图，图12(B)是表示本发明第4实施方式的一例接触基板的剖面图，图12(C)是表示本发明第4实施方式的一例接触基板的剖面图。
图13(A)是表示本发明第5实施方式的接触基板构造的剖面图，图13(B)是放大表示本发明第5实施方式的接触基板的局部剖面图。
图14表示本发明第6实施方式的变形例的半导体测试装置的剖面图。
图15(A)是表示本发明第7实施方式的半导体器件的测试方法的一步骤的剖面图，图15(B)是表示本发明第7实施方式的半导体器件的测试方法的一步骤的剖面图，图15(C)是表示本发明第7实施方式的半导体器件的测试方法的一步骤的剖面图。
图16(A)是表示本发明第8实施方式的半导体器件的制造方法的一工序的剖面图，图16(B)是表示本发明第8实施方式的半导体器件的制造方法的一工序的剖面图。
具体实施例方式
(第1实施方式)使用图1至图3来说明本发明的第1实施方式的半导体测试装置、半导体器件测试用接触基板。图1表示本实施方式的半导体测试装置的剖面图。在作为测试对象的被测试电子部件的半导体晶片1中，将多个电极2设置在晶片元件面3的表面上。该半导体晶片1的晶片元件面3的反面为晶片背面4。在该半导体晶片1下，设置接触基板(接触薄片)5。该接触基板5有上表面和下表面，在遍及接触基板5的上表面和下表面设置的通孔6分别与半导体晶片1进行电气及机械连接。
在接触基板5中，在与被测试电子部件的半导体晶片1的电极2相同的位置上设置通孔5。即，在与半导体晶片的电极2对置的位置上设置通孔6。
在接触基板5的下方设置多层布线基板7。在该多层布线基板7中，在其表面及内部设置布线10，被电连接到接触基板5的通孔6。在与接触基板5的通孔6对置的位置，将电极端子8设置在多层布线基板7的上表面上。在没有设置该电极端子8的部分，设置从多层布线基板7的上表面连通至下表面的贯通孔9。电极端子8通过布线10，经测试信号布线12连接到测试器13。在该多层布线基板7内，设置具有多个层构造的布线10，布线10上下贯通多层布线基板7并与设置的上下布线35进行一对一连接。该上下布线35按照连接的布线10的位置来设定其长度。
然后，半导体晶片1、接触基板5、及多层布线基板7通过吸附机构11被固定。即，这些构成元件由穿过接触基板5的吸附力、以及通过贯通多层布线基板7的上下表面的贯通孔9的吸附保持力来固定。即，该吸附力在图1中表示为向下的箭头。然后，通过外壳14来包围半导体晶片1、接触基板5、多层布线基板7、吸附机构11。在该半导体测试装置为老化装置时，在外壳14中，为了使被测试电子部件上升到期望的老化温度，在被测试电子部件中容纳产生供热环境的加热元件(未图示)。或者，设置半导体晶片的发热等吸热机构(未图示)和半导体晶片的发热等放热机构(未图示)。
此外，在吸附机构11中，将搭载多层布线基板7的载物台构成为金属箱，在多层布线基板7的接受部分设置孔或槽来吸附多层布线基板7。作为另一例，将多孔陶瓷板设置在多层布线基板7的接受部分，来吸附多层布线基板7。
表示该半导体测试装置的外壳内部构造的俯视图示于图2。这里，透视表示半导体晶片1的电极2。即，如图1的剖面图所示，半导体晶片1的电极2与接触基板5的上表面对置设置，实际上从上面不能观察到。半导体晶片的电极2被设置多个，在每个半导体芯片20中以相同个数、相同配置来设置。在接触基板5的下面，设置多层布线基板7。这里，接触基板5也可以是图示的圆盘状形状以外的四角形，只要与被测试电子部件的电极一致来配置通孔，其外形为容易获得的形状就可以。
下面，用图3说明接触基板5的构造。在表示接触基板5的剖面的图3(A)中，表示在多个通孔6之间设置贯通上下表面的贯通孔25的情况。在作为图3(A)的一部分X的放大图的图3(B)中，如剖面图所示，由网孔状的不规则构造的多孔体的薄片基材26来形成接触基板5。在该薄片基材26中，设置多个空孔27。该空孔27不仅设置在该剖面上，而且遍及薄片基材26整体来设置。
这里，在通孔部28中，在空孔27内形成填充导电性金属、例如铜的通孔6。该空孔27有可相互连接的部分，在该部分，形成接触基板5的从上到下的通孔6。就接触基板5的薄片基材来说，通过使用包含PTFE(Polytetrafluoroethylene；聚四氟乙烯)和聚酰亚胺或芳族聚酰胺的液晶性聚合物等绝缘性的多孔(网孔状)薄片，可获得非常良好的吸附力。这是因为除了多孔薄片的通气性良好以外，还利用其弹性来吸收接触基板5及半导体晶片1表面的凹凸。
在该接触基板5中，例如以70％至80％的开口率来设置空孔，所以在接触基板5的上表面和下表面间，可进行充分的气压传递。此外，还通过在老化加热时通孔6以外的薄片部弯曲，来吸收与半导体晶片1的热膨胀率的差，具有不造成电极2间的位置偏移的效果。
这里，将铜用作布线和通孔的原因在于，其电阻率非常小，也可以使用其他电阻率小的导电材料取代铜。通过将该多孔的薄片基材26用作接触基板5，由于形成通孔6，所以不需要在通孔部28中设置开口的工序。这里，作为通孔形状，可以为圆形、长方形、圆锥型、梯形等任意的形状。再有，作为接触基板，也可以设置多个贯通孔来取代多孔薄片，使用开口率高的薄片。此外，如图3(B)所示，在设置多个空孔，成为可吸附状态的接触基板的情况下，不设置贯通孔也可以。再有，为了具有接触基板的通用性，也可以将通孔设置在被测试电子部件的电极数目以上，以便可用于多种被测试电子部件。
此外，多层布线基板7中设置的贯通孔9最好设置在与接触基板5的贯通孔25相同的位置，以便气体的流动。这样的多层布线基板7也可以是从在用作布线的布线部分以外设置多个的开口部通过气体，可以使气压在其上下间传递的构造。将高温施加在被测试电子部件上，进行测试电特性的老化测试的吸附机构的吸附力使被测试电子部件紧贴在接触基板上，同时使接触基板紧贴在多层布线基板上，并且获得可从测试电路向被测试电子部件的测试信号输入输出端子以小电阻流过电流的接触面积就可以。
根据本实施方式，即使在被测试电子部件的电极数多时，也可以在接触基板的下面设置布线基板，实现必要的通孔和布线，通过吸附力在整个面为均匀的压力下使被测试电子部件的电极与接触基板的电极接触，即使在被测试电子部件大的情况下，也可以获得稳定的测试结果。
这样，在半导体测试装置中，通过用于半导体晶片和测试电路之间电连接的接触基板为多孔体，在接受接触基板的载物台上设置吸附机构，即使不对半导体晶片和测试基板进行加压控制，在半导体晶片的电极和接触基板的突点之间也可以施加均匀的载荷，容易获得稳定的电接触。
特别是在本实施方式中，在使半导体晶片的电极和接触基板的突点接触时利用吸附力，所以可对半导体晶片所有的电极施加均匀的力。这样，可以对半导体晶片上的电极施加均等的载荷，即使在更薄、尺寸大的半导体晶片情况下，也可以使电极、突点间接触而不对半导体晶片产生过剩的负荷。此外，接触基板为多孔体，所以可从接触基板全面进行吸附，特别是在电极数大的情况下，也可以获得充分的接触。
在本实施方式中，被测试的被测试电子部件不限于半导体晶片，也可以是半导体芯片、搭载于封装中的半导体器件等电子部件。
这样，根据本实施方式，即使在作为被测试电子部件的半导体晶片的电极上有凹凸，半导体晶片本身在其自重下歪斜到达，在形成半导体晶片电极的整个面上以均匀的吸附力将半导体晶片压缩在接触基板上，所以也可以防止半导体晶片的每个电极与接触基板的突点的接触面积有所不同，可以获得稳定的测试结果。
与现有的晶片等级的老化测试装置相比，可以削减测试中的制造工序数、测试装置的部件材料数。
(第1实施方式的变形例)在本变形例中，提供图4所示构造的半导体测试装置。这里，接触基板的构造与第1实施方式有所不同，并且不使用多层布线基板，而除此以外具有与第1实施方式相同的构造。该接触基板29有上表面和下表面，在接触基板29的上表面和下表面中，设置布线30。在该布线30中，将一对一连接的通孔31遍及接触基板29的上表面和下表面来设置。再有，在通孔31中，也可以存在仅配置在接触基板29的上表面，而不贯通至下表面来设置的电极通孔33。仅设置在该接触基板29的上表面的电极通孔33被连接到接触基板29的上表面中设置的布线30。各通孔31和电极通孔33与半导体晶片1的电极分别进行电气及机械连接。即，在接触基板29中，在与被测试电子部件的半导体晶片1的电极2相同的位置上，对置设置通孔31。
该布线30通过测试信号布线12连接到测试器13。半导体晶片1和接触基板29通过吸附机构11，在由贯通接触基板29的上下表面的贯通孔或多孔体构成时，通过多孔体内的空孔的吸附保持力来固定。再有，在本变形例中，在也用多孔体构成接触基板29时，在接触基板29内的空孔中埋入铜来形成通孔31。
这样，在被测试电子部件的电极数比较少时，以及在被测试电子部件的电极间的间隔较大时，如本实施方式那样，在接触基板29的上下围上布线，可连接到测试信号布线12。这种情况下，不需要第1实施方式那样的多层布线基板，可以减少半导体测试装置的部件数。
(第2实施方式)使用图5至图7来说明本实施方式的半导体测试装置、半导体器件测试用接触基板。在图5中，表示作为被测试电子部件的半导体晶片50的局部剖面图。在半导体晶片50的下面，设置多个电极51和高载荷电极52。高载荷电极52与其他电极51相比，对其表面产生大的载荷。该高载荷电极52产生其高度比其他电极51高的情况，以及因被测试电子部件歪斜等使高载荷电极52周边突出的情况等。在存在这样的高载荷电极的半导体晶片中，采用第1实施方式的接触基板进行测试时，有产生对高载荷电极的冲击、以及其他电极和接触基板的通孔的连接不良的危险。
在对有这样的高载荷电极的被测试电子部件进行测试时，在本实施方式中，使用图6所示剖面的接触基板。在作为测试对象的被测试电子部件的半导体晶片50下面，设置接触基板53。该接触基板53有上表面和下表面，遍及上表面和下表面设置的通孔55与半导体晶片50的电极51分别进行电气及机械连接。该通孔55为圆筒形状的空心形状。此外，在高载荷电极52下面，电气并且机械连接其形状比其他通孔55压缩的压缩通孔56。
该通孔55和压缩通孔56与接触基板63的下表面或上表面中形成的布线30相连接。接触基板53在与被测试电子部件的半导体晶片50的电极51相同的位置上设置通孔55。半导体晶片50和接触基板53通过吸附机构58，通过贯通接触基板53的上下表面的贯通孔59及布线30周围的贯通孔49的吸附保持力来固定。该吸附力在图6中表示为向下的箭头。这些半导体晶片50、电极51、及吸附机构58被收容在未图示的外壳内。
下面，使用剖面图的图6和图7来说明用于本实施方式的通孔的形状。如图6所示，接触基板53上形成的通孔55为在接触基板53的多孔部分填充了镀铜的状态。该通孔55为空心的，从而通孔55本身具有可压缩的弹簧作用，如果施加应力，则通孔容易凹陷。于是，可以缓和对半导体晶片50的电极51和接触基板53的通孔55的应力和冲击。
在通孔为空心的情况下，作为通孔的形状，除了圆筒形状以外，如图7(A)所示，也可以是将圆筒的侧面进行部分切除的形状。即，在上下设置接触面60，接触面60间用连结面61来连接，在连结面61的一部分中，设置空洞62。
此外，如图7(B)所示，也可以是将四角柱的侧面进行部分切除的形状。即，在上下设置接触面63，接触面63间用连结面64来连接，在连结面64的一部分中，设置空洞62。
此外，如图7(C)所示，也可以是将图7(B)所示的四角柱的侧面进行部分切除的形状，在连结面64的一部分上还设置槽口66。
而且，如图7(D)所示，也可以是电镀的网孔状构造。即，在上下设置接触面67，接触面67间用线状的连结体68来连接，在连结体68的内部设置空洞。
此外，如图7(E)所示，连结体69为弹簧状，也可以是将上表面和下表面的接触面67间进行连接的形状。
而且，如图7(F)所示，也可以是上表面的接触面67和下表面的接触面67在上下方向上偏移，将其之间部分连接到S字状的连结面64的形状。
而且，如图7(G)所示，也可以是将上表面的接触面67和下表面的接触面67用柱状的连结面64部分连接的形状。
通过将这样构成的接触基板用于第1实施方式的半导体器件测试装置，可以获得与第1实施方式相同的效果。
再有，本实施方式的接触基板可适用于配有图1所示的吸附机构的半导体测试装置，但也可适用于将接触基板放置在载物台上，未配有吸附机构型的半导体测试装置。
而且，根据本实施方式的半导体器件测试用接触基板，对接触基板的弹性和通孔形状下工夫，可以获得缓和晶片电极应力的效果。
(第3实施方式)使用图8来说明本实施方式的半导体器件测试用接触基板。作为第1实施方式中使用的接触基板的材料所考虑的PTFE和聚酰亚胺与半导体晶片相比，热膨胀率非常大。在老化测试时，因来自半导体晶片的发热等，半导体测试装置内环境也达到125℃，所以接触基板产生变形，并担心电极间的位置偏移。为了解决这样的课题，在本实施方式中，如图8所示，在接触基板40的半导体晶片的接触面侧局部电镀Ni等热膨胀率低的材料来形成变形抑制部41。通过将该变形抑制部41设置在形成通孔42的区域以外，在半导体晶片和接触基板的连接上没有障碍。
通过设置该变形抑制部41来抑制接触基板40的热膨胀，可以维持电连接。这里，在图8中，接触基板40为方形，但也可以是其他形状。再有，接触基板最好根据被测试电子部件的整体形状来构成。
下面使用图9来说明该接触基板的剖面构造。在图9(A)所示的例中，贯通接触基板40的上下表面，设置变形抑制部41，在该变形抑制部41间，多个通孔42贯通接触基板40的上下表面来设置。此外，如图9(B)所示，变形抑制部41也可以仅形成在接触基板40的上表面和下表面上。
其次，接触基板40的变形抑制部41的形状不限于图8所示的棋盘分割形状，只要是一体相互连接的形状，图9(C)所示的变形抑制部41多孔状地包围通孔42来形成，也可以如图9(D)所示波状地构成，而且，如图9(E)所示，也可以为锁状构造。即，每隔多个通孔来包围其周围，设置多个变形抑制部并相互连接就可以。这样，通过增大变形抑制部的密度，可增强抑制接触基板变形的效果。
这里，相对于测试对象的电子部件的热膨胀系数，接触基板上形成的变形抑制部用抑制热膨胀的材料来形成，使得接触基板整体的热膨胀系数在±6ppm/K以下，在抑制接触基板的变形上较好。可根据晶片的热膨胀率，通过在接触基板中热膨胀率低的金属电镀或进行树脂浸渍来形成变形抑制部。
此外，构成变形抑制部的材料也可以是除了Ni以外的Cu、Au、Sn等金属。
而且，构成变形抑制部的材料可以是取代Ni的树脂类，例如环氧树脂、双马来酰亚胺三嗪树脂、PEEK树脂、丁二烯树脂等作为印刷电路板的绝缘体以往经常使用的树脂，另外也可以是聚乙烯、聚丙烯等的聚烯烃类、聚丁二烯、聚异戊二烯、聚乙撑乙烯等的聚二烯类、聚甲基丙烯酸酯、聚甲基丙烯酸甲酯等的丙烯系树脂、聚苯乙烯衍生物、聚丙烯腈、聚甲基丙烯腈等的聚丙烯腈衍生物、聚氧化甲烯的聚缩醛类、聚对苯二甲酸乙二酯、聚对苯二甲酸丁二酯、包含芳香族聚酯类的聚酯类、多芳基化合物类、芳族聚酰胺树脂等的芳香族聚酰胺或尼龙等的聚酰胺类、聚酰亚胺类、环氧树脂类、聚p-苯撑醚等的芳香族聚醚类、聚醚砜类、聚砜类、聚硫化物类、PTFE等的氟系聚合物、聚苯并噁唑类、聚苯并噻唑类、聚对二甲苯等的聚亚苯基类、聚对二甲苯亚乙烯基衍生物、聚硅氧烷衍生物、酚醛树脂类、三聚氰胺树脂类、尿烷树脂类、聚喹啉胺树脂类等。
而且，构成变形抑制部的材料也可以是陶瓷类，例如氧化硅、氧化铝、氧化钛、钛酸钾等金属氧化物，碳化硅、氮化硅、氮化铝等金属。
通过将本实施方式的接触基板用于第1实施方式的半导体测试装置，可以获得与第1实施方式同样的效果，而且，如上所述，根据晶片的热膨胀率，通过在接触基板中热膨胀率低的金属电镀或进行树脂浸渍，可以防止测试时温度上升造成的接触基板和作为被测试电子部件的半导体晶片的电极间位置偏移。
(第4实施方式)在上述各实施方式中，在作为老化等测试时的被测试电子部件的半导体晶片的电极中，有形成高度高的突点或BGA焊球等情况。这种情况下，不能仅靠接触基板的弹性来吸收台阶差，不能获得充分的吸附力。即，在膜厚为10μm至100μm左右的膜厚薄的接触基板中，没有可以吸收具有接触基板的膜厚以上高度的高电极的凸部的凹陷。这种情况下，会从接触基板和半导体晶片之间的间隙中泄漏压力，不能用充分的吸附力将半导体晶片连接到接触基板的电极上。本实施方式的半导体器件测试用接触基板可抑制这样的现象。
图10表示本实施方式的接触基板的斜视图。该接触基板70在遍及上表面和下表面上设置通孔72。在该通孔72的最外侧的通孔的外侧上表面上设置突起部73。该突起部73由树脂或陶瓷或金属等材料形成。根据接触基板70上搭载的作为被测试电子部件的半导体晶片的形状，将突起部73设置在接触基板70上来抑制空气泄漏。再有，该突起部73也可以设置在下表面上。
在表示在接触基板70上搭载了被测试电子部件的状态的剖面的图11中，突起部73接触到半导体晶片1的周边部的下表面，防止半导体晶片1和接触基板70之间的空气泄漏。而且，在搭载了接触基板70的多层布线基板7后，可防止接触基板70和多层布线基板7之间的空气泄漏。再有，在图10中，仅在接触基板70的外周设置突起部73，但在图11所示的剖面中，表示按固定间隔在接触基板的内部也设置突起部73的构造。
再有，接触基板70除了设置突起部73以外，具有与第1实施方式的接触基板同样的构造。
这里，需要以完全覆盖半导体晶片1的外周的形状来设置突起部73，以便防止空气泄漏。通过将该突起部73设置在形成通孔72的区域以外，在半导体晶片1和接触基板70的连接上没有障碍。这里，在图10中，接触基板70为方形，但也可以是其他形状。再有，接触基板最好根据被测试电子部件的整体形状来构成。
下面，用图12来说明该接触基板70的剖面构造。在图12(A)所示的例中，在与接触基板70的上表面和下表面两面相同的位置中设置突起部73。而在图12(B)所示的构造中，表示仅在接触基板70的上表面中设置突起部73的例子。在图12(C)所示的构造中，表示仅在接触基板70的下表面中设置突起部73的例子。这样，根据被测试电子部件的多层布线基板的电极的凹凸，可以仅在接触基板的上表面侧、下表面侧、上下表面两面的任何一个上设置突起部。
具有防止空气泄漏功能的突起部73可兼用作第3实施方式中说明的变形抑制部41。即，如图8所示，通过在接触基板40的外周上形成变形抑制部41，也具有作为防止空气泄漏的突起部的功能。在本实施方式中除了可获得与第1实施方式同样的效果以外，在半导体晶片的电极凸部高度大的情况下，可防止空气泄漏，获得半导体晶片的充分吸附力。
(第5实施方式)使用图13来说明本实施方式的半导体器件测试用接触基板的构造。图13(A)中表示了剖面构造的接触基板110按固定间隔贯通上下表面来设置多个通孔111。该通孔111形成在与被测试电子部件的电极端子和多层布线基板的电极端子对置的位置上。
在该接触基板110中，在吸附机构中不设置用于固定接触基板110的空气贯通孔，接触基板110为多孔体，其多孔部分的空孔起到与贯通孔同样的功能。图13(B)表示图13(A)的Y部分的放大图。接触基板100由薄片基材115形成，设置多个空孔113。在通孔部112中，在空孔部中填充导电体。这样，通孔111和薄片基材115成为一体。该填充的导电体可利用铜等。这里，相邻的空孔113相互连接，所以填充的铜连续。作为在该空孔113内填充铜的方法，可利用电镀。
(第6实施方式)下面说明本实施方式的半导体器件的测试方法。首先，准备第1实施方式中说明的图1所示构造的半导体测试装置。准备具有上述结构的接触基板5。
接着，安装接触基板5，使得通孔6处于与形成了被测试电子部件的半导体晶片1的电极2的面的表面对置的位置，并进行连接。
接着，将接触基板5搭载在多层布线基板7上。此时，在与接触基板5的通孔6的位置对置的位置上进行定位，使得多层布线基板7的电极端子进行定位。
接着，进行密闭，使得半导体晶片1、接触基板5、多层布线基板7、吸附机构11被吸持在外壳14内。该外壳14包围的半导体测试装置内例如用氮吹洗。
接着，使吸附机构11工作，进行抽真空，使半导体晶片1的电极2和接触基板5的通孔6的接触强化接合。这样，半导体晶片1和接触基板5在没有相互位置偏移的状态下被牢固地贴紧。
接着，按照需要使温度控制装置(未图示)工作，进行半导体晶片1的加热，直至达到测试所需的温度。此外，根据情况，进行冷却直至必要的温度。半导体测试装置与外部环境温度切断，得到测试所需的温度。
然后，使测试器13工作，进行半导体晶片1的测试。这样，可以在晶片状态下进行所有的测试。
于是，在半导体测试装置中，用于半导体晶片和测试电路之间电连接的接触基板为多孔体，通过在接受接触基板的载物台上设置吸附机构，即使没有对半导体晶片和测试基板的加压控制，也可以在半导体晶片的电极和接触基板间施加均匀的载荷，容易获得稳定的电接触。
特别是在本实施方式中，在使半导体晶片的电极和接触基板接触时利用吸附力，所以可在整个半导体晶片的电极上施加均匀的力。这样，可以在半导体晶片上的电极上施加均等的载荷，即使在更薄、尺寸大的半导体晶片的情况下，也可以使电极间接触而不在半导体晶片上产生过剩的负载。此外，接触基板为多孔体，所以可从接触基板整个面进行吸附，即使在电极数大的情况下，也可以获得充分的接触。
在本实施方式中，被测试的被测试电子部件不限于半导体晶片，也可以是半导体芯片、搭载于封装中的半导体器件等的电子部件。
于是，根据本实施方式，即使在作为被测试电子部件的半导体晶片的电极上有凹凸，半导体晶片本身在其自重下歪斜到达，在形成半导体晶片电极的整个面上以均匀的吸附力将半导体晶片压缩在接触基板上，所以也可以防止半导体晶片的每个电极与接触基板的突点的接触面积有所不同，可以获得稳定的测试结果。此外，与现有的晶片等级方式的老化测试装置相比，可以削减测试中的制造工序数、测试装置的部件材料数。
(第6实施方式的变形例)在本变形例中，使用图14所示构造的半导体测试装置进行测试。在图14所示构造的半导体测试装置中，取代吸附机构，用载物台122来保持多层布线基板120，在该多层布线基板120中，不设置贯通孔。而且，设置加压机构123来对半导体晶片1进行压缩。其他构造与图1的半导体测试装置相同。这里，使半导体晶片1和接触基板5连接，以便使接触基板5的通孔6处于面对半导体晶片1的电极2的位置。而且，多层布线基板120的电极端子121和接触基板5的通孔6处于相互对置的位置，进行位置对准后，通过加压机构123被压缩固定。
通过将这样构成的半导体测试装置执行除了使第6实施方式的吸附机构工作的步骤之外的步骤，可实施半导体晶片的测试。
根据本实施方式，在作为被测试电子部件的半导体晶片的电极上有凹凸，半导体晶片自身通过其自重缓慢进入，形成半导体晶片电极的整个面上以均匀的压缩力将半导体晶片压缩在按照应力伸缩的接触基板上，所以可以防止半导体晶片的每个电极与接触基板的突点的接触面积有所不同，可以获得稳定的测试结果。再有，在应力缓和上选择最适合形状的通孔，通过使用具有第2实施方式中说明的构造的通孔形状的接触基板，可以进一步缓和对被测试电子部件的电极的应力。
(第7实施方式)用图15来说明本实施方式的半导体器件的测试方法。首先，如图15(A)所示，作为被测试电子部件，准备在下表面形成了多个焊料突点85的半导体芯片83。而且，准备具有与第1实施方式的接触基板相同构造的接触基板80。在该接触基板80中形成多个通孔82。再有，焊料突点85也可以是金突点。
接着，如图15(B)所示，将半导体芯片83连接在接触基板80上。此时，进行位置对准后进行熔融接合，使得半导体芯片83的焊料突点85和接触基板80的通孔处于对置的位置。
接着，进行与第6实施方式相同的半导体芯片的测试。即，取代第6实施方式中的半导体晶片，将半导体芯片作为被测试电子部件进行测试。
接着，如图15(C)所示，将半导体芯片83从测试基板80上剥离。这里在，剥离来的半导体芯片83被确认为良品的情况下，可以搭载在其他基板上来使用。
这里，接触基板80为通气性的多孔的薄片形状，通孔82通过镀铜被填充在多孔体的空孔中，与接触基板80成为一体，使测试后焊料突点85的损伤为最小限度，可以可剥离半导体晶片83。即，通孔82以在接触基板80内的空孔中镀铜进入的方式来形成，在其上用焊料接合被测试电子部件的情况下，在剥离被测试电子部件时，通孔内的同原样保留，焊料容易分离。这样，可以将被测试电子部件容易地从接触基板上剥离，所以被测试电子部件的电极损伤小，可以正常使用。
再有，被测试电子部件和接触基板被焊料接合，只要获得充分的接合强度，即使不进行吸附，在进行测试时也不产生位置偏移，所以通过使用本实施方式的半导体芯片和接触基板而不使用吸附装置来实施与第6实施方式的变形例相同的测试，可以获得与第6实施方式相同的效果。而且，通过使用本实施方式的半导体芯片和接触基板来实施与第6实施方式同样的测试，可以获得与第6实施方式同样的效果。
(第8实施方式)使用图16来说明本实施方式的半导体器件及其制造方法。如图16(A)所示，将在下表面设置了多个焊料突点95的半导体芯片98与接触基板91相连接。这里，接触基板91具有与第1实施方式所示的接触基板相同的构造。接触基板91的通孔92和半导体芯片98的焊料突点95被连接到对置的位置。接着，取代半导体晶片，对半导体芯片进行与第6实施方式相同的测试。即，在制造半导体芯片后，搭载在兼用作CSP基板的带有通孔的接触基板上，并进行测试。
在确认了测试结果为良品后，在将这样的半导体芯片98和接触基板91连接后，通过具有最佳物性值的树脂99，来覆盖半导体芯片98周围和接触基板91的上表面。这里，接触基板91由多孔薄片形成，所以树脂含浸在多孔体的空孔中。这样，树脂99进入到接触基板91内，树脂99和接触基板91成为一体，使接触基板91和半导体芯片98的连接强度增加。这里，树脂99的最佳物性值是热膨胀率或弹性率，成为提高半导体器件的封装可靠性的指标。通过模拟，根据半导体芯片的尺寸或厚度来求出接触基板的热膨胀率、弹性率的最佳解，可在树脂密封时使用最佳的树脂。
接着，如图16(B)所示，在接触基板91下表面的通孔92中分别连接焊料突点100，获得半导体器件。再有，半导体芯片98的焊料突点95和接触基板91的焊料突点100也可以是金突点。这样，可获得一个CSP(芯片尺寸封装)型半导体器件。再有，被测试电子部件和接触基板用焊料和树脂进行接合，只要获得充分的接合强度，即使不进行吸附，在进行测试时也不产生位置偏移，所以即使不使用吸附装置，本实施方式也可以实施。
于是，根据本实施方式，按照半导体芯片的特性，选择具有最佳物性的树脂，通过将该树脂填充到接触基板上，可以提供具有可靠性高的封装的半导体器件及其制造方法。
而且，根据本实施方式，不需要将用于测试连接的接触基板从半导体芯片上分离的工序，以及将半导体芯片搭载在CSP基板上的工序，可以削减制造工序数。
各实施方式可以组合实施。在各实施方式中，被测试电子部件也可以是预先从半导体晶片中切出的半导体芯片。这种情况下，在测试完成后，可原封不动地获得半导体器件。再有，在各实施方式中，说明了半导体器件的测试装置、测试方法及半导体器件测试用接触基板，但各实施方式也可以应用于电子部件的测试装置、测试方法和电子部件测试用接触基板。
根据本发明，可以提供能够保持良好的电接触来进行具有微细电极构造的被测试电子部件的测试的半导体测试装置、半导体器件测试用接触基板、半导体器件的测试方法及半导体器件的制造方法。
权利要求
1.一种半导体测试装置，其特征在于，包括测试电路，将测试信号输入输出到被测试电子部件；测试信号布线，与该测试电路电连接；接触基板，与所述被测试电子部件的电极电连接，配有传送所述测试信号的导电通路，设置有用绝缘性材料形成的、有上表面和下表面的至少一个以上的通孔；多层布线基板，与所述导电通路和所述测试信号布线电连接，配置有在所述接触基板的下表面上的至少一个以上的通孔；以及吸附机构，吸附并保持所述被测试电子部件、所述接触基板、以及所述多层布线基板。
2.一种半导体测试装置，其特征在于，包括测试电路，将测试信号输入输出到被测试电子部件；测试信号布线，与该测试电路电连接；接触基板，与所述被测试电子部件的电极电连接，配有传送所述测试信号的导电通路，设置有用绝缘性材料形成的、有上表面和下表面的至少一个以上的通孔；布线电路，与所述导电通路和所述测试信号布线电连接，配置在所述接触基板的上表面或下表面的其中一个上，或附着在两方上；以及吸附机构，吸附并保持所述被测试电子部件和所述接触基板。
3.一种半导体测试装置，其特征在于，包括测试电路，将测试信号输入输出到被测试电子部件；测试信号布线，与该测试电路电连接；接触基板，与所述被测试电子部件的电极电连接，配有传送所述测试信号的导电通路，用通气性的多孔的绝缘性材料形成，有上表面和下表面；多层布线基板，与所述导电通路和所述测试信号布线电连接，配置在所述接触基板的下表面上，用通气性的绝缘材料形成；以及吸附机构，吸附并保持所述被测试电子部件、所述接触基板、以及所述多层布线基板。
4.一种半导体测试装置，其特征在于，包括测试电路，将测试信号输入输出到被测试电子部件；测试信号布线，与该测试电路电连接；接触基板，与所述被测试电子部件的电极电连接，配有传送所述测试信号的导电通路，用通气性的多孔的绝缘性材料形成，有上表面和下表面；布线电路，与所述测试信号布线和所述导电通路电连接，配置在所述接触基板的上表面或下表面的其中一个上，或附着设置在两方上；以及吸附机构，吸附并保持所述被测试电子部件和所述接触基板。
5.一种半导体器件测试用接触基板，其特征在于，由PTFE、包含芳族聚酰胺的液晶性聚合物或聚酰亚胺的其中之一构成的通气性的绝缘材料形成，有上表面和下表面，在内部具有将该上表面和下表面之间连接的导电通路。
6.如权利要求5所述的半导体器件测试用接触基板，其特征在于，还有变形抑制部，抑制热膨胀，使得在所述上表面上对于被测试电子部件的热膨胀系数，半导体器件测试用接触基板整体的热膨胀系数在±6ppm/K以下。
7.如权利要求6所述的半导体器件测试用接触基板，其特征在于，构成所述变形抑制部的材料是从金属、树脂类、陶瓷类中选择的任何一种材料。
8.如权利要求6所述的半导体器件测试用接触基板，其特征在于，构成所述变形抑制部的材料是从Cu、Ni、Au、Sn中选择的任何一种金属。
9.如权利要求6所述的半导体器件测试用接触基板，其特征在于，构成所述变形抑制部的材料选自环氧树脂、双马来酰亚胺三嗪树脂、PEEK树脂、丁二烯树脂的树脂类、聚乙烯或聚丙烯的聚烯烃类、聚丁二烯、聚异戊二烯、聚乙撑乙烯的聚二烯类、聚甲基丙烯酸酯、聚甲基丙烯酸甲酯的丙烯系树脂、聚苯乙烯衍生物、聚丙烯腈、聚甲基丙烯腈的聚丙烯腈衍生物、聚氧化甲烯的聚缩醛类、聚对苯二甲酸乙二酯、聚对苯二甲酸丁二酯、包含芳香族聚酯类的聚酯类、多芳基化合物类、芳族聚酰胺树脂的芳香族聚酰胺或尼龙的聚酰胺类、聚酰亚胺类、环氧树脂类、聚p-苯撑醚的芳香族聚醚类、聚醚砜类、聚砜类、聚硫化物类、PTFE的氟系聚合物、聚苯并噁唑类、聚苯并噻唑类、聚对二甲苯的聚亚苯基类、聚对二甲苯亚乙烯基衍生物、聚硅氧烷衍生物、酚醛树脂类、三聚氰胺树脂类、尿烷树脂类、聚喹啉胺树脂类中的任何一种。
10.如权利要求6所述的半导体器件测试用接触基板，其特征在于，构成所述变形抑制部的材料是从氧化硅、氧化铝、氧化钛、钛酸钾的任何一种的金属氧化物的陶瓷类、或碳化硅、氮化硅、氮化铝中选择的材料。
11.如权利要求5所述的半导体器件测试用接触基板，其特征在于，所述导电通路由在所述多孔体内部电镀或充填金属来形成。
12.如权利要求11所述的半导体器件测试用接触基板，其特征在于，在所述导电通路以外的所述多孔体内部充填具有任意的热膨胀系数和弹性率的树脂。
13.如权利要求5所述的半导体器件测试用接触基板，其特征在于，在所述导电通路中设置空洞或通过连结体来连接上下表面。
14.如权利要求13所述的半导体器件测试用接触基板，其特征在于，所述导电通路根据所述上表面上连接的被测试电子部件的电极或所述下表面上配置的多层布线基板的电极形状而为凸形状或凹形状。
15.如权利要求5所述的半导体器件测试用接触基板，其特征在于，根据被测试电子部件的电极配置形状，在所述上表面或所述下表面上还有覆盖所述通路周围的以树脂、陶瓷、或金属作为主要构成材料的突起部。
16.一种半导体器件的测试方法，其特征在于，该方法包括以下步骤准备接触基板，该接触基板由通气性的多孔的绝缘材料形成，在该多孔的绝缘材料内部有电镀或充填金属形成的导电通路；准备被测试电子部件，该被测试电子部件在电极上形成电极端子、焊料突点或金突点；将该被测试电子部件的所述电极端子、焊料突点或金突点和所述接触基板的导电通路进行连接；以及在所述被测试电子部件上，提供测试信号进行测试。
17.如权利要求16所述的半导体器件测试方法，其特征在于，还包括在提供所述测试信号进行测试的步骤后，将被测试电子部件从所述接触基板拆除分离的步骤。
18.一种半导体器件的制造方法，其特征在于，该方法包括以下步骤准备由通气的多孔的绝缘材料形成的基板、以及在所述基板内的多孔体内部有电镀或填充金属而形成的导电通路的接触基板；在所述接触基板上搭载所述电子部件，使得所述电子部件的电极端子、焊料突点或金突点可接触到所述接触基板的导电通路；连接所述电子部件的电极端子、焊料突点或金突点及所述接触基板的导电通路；向所述电子部件提供测试信号并进行测试；以及结束对所述电子部件提供所述测试信号的步骤，提供半导体器件。
19.一种半导体器件的制造方法，其特征在于，该方法包括以下步骤在电子部件的表面上形成电极端子、焊料突点或金突点；准备由通气的多孔的绝缘材料形成的基板、以及在所述基板内的多孔体内部有电镀或填充金属而形成的导电通路的接触基板；在所述接触基板上搭载所述电子部件，使得所述电子部件的电极端子、焊料突点或金突点可接触到所述接触基板的导电通路；连接所述电子部件的电极端子、焊料突点或金突点及所述接触基板的导电通路；在所述接触基板上填充具有任意热膨胀系数和弹性率的树脂；向所述电子部件提供测试信号并进行测试；以及结束对所述电子部件提供所述测试信号的步骤，提供半导体器件。
20.一种半导体器件，其特征在于，它包括电子部件，将电子电路元件形成在内部，在其表面上形成电极端子、焊料突点或金突点；以及接触基板，由通气性的多孔的绝缘材料形成，在所述基板内的多孔体内部电镀或填充金属来形成，有连接到所述电子部件的电极端子、焊料突点或金突点的导电通路。
21.一种半导体器件，其特征在于，它包括半导体器件测试用接触基板，由PTFE、包含芳族聚酰胺的液晶性聚合物或聚酰亚胺的其中之一构成的通气性的多孔绝缘材料形成，有上表面和下表面，在内部具有将该上表面和下表面之间连接的导电通路，所述导电通路在所述基板内的多孔体内部电镀或填充金属来形成，在所述导电通路以外的所述基板内的多孔体内部填充具有任意的热膨胀系数和弹性率的树脂；以及半导体芯片，被搭载在该半导体器件测试用接触基板上。
全文摘要
提供能够保持良好的电接触来进行具有微细电极构造的被测试电子部件的测试的半导体测试装置、半导体器件测试用接触基板、半导体器件的测试方法及半导体器件的制造方法。该半导体测试装置包括测试电路(13)，将测试信号输入输出到被测试电子部件；测试信号布线(12)，与该测试电路电连接；接触基板(5)，与被测试电子部件的电极电连接，配有传送测试信号的导电通路(6)，设置有用绝缘性材料形成的、有上表面和下表面的至少一个以上的通孔；多层布线基板(7)，与导电通路和测试信号布线电连接，配置有在接触基板的下表面上的至少一个以上的通孔(9)；以及吸附机构(11)，吸附并保持被测试电子部件、接触基板、以及多层布线基板。
文档编号G01R31/28GK1449010SQ0310839
公开日2003年10月15日 申请日期2003年3月28日 优先权日2002年3月29日
发明者山口直子, 杉崎吉昭, 青木秀夫, 平冈俊郎, 堀田康之, 青竹茂, 泽登美纱 申请人:株式会社东芝