专利名称：用于测量大规模阵列器件特性的电路的制作方法
技术领域：
本发明涉及微电子半导体技术领域，特别涉及一种用于測量大規模阵列器件特性的电路。
背景技术：
器件縮小到纳米尺度之后，一系列非理想的エ艺条件将导致器件參数(如沟道长度、栅氧化层厚度和沟道掺杂浓度等)偏离其设定值，从而影响器件的特性(如阈值电压、亚阈值斜率、开关态电流等)。大量単独器件的特性的測量需要大量的PAD (接ロ)，耗费大量的面积，而且不能 忽略PAD对器件特性的影响。将大量器件组成阵列，可以减少PAD的使用，节省面积，而且可以排除PAD的影响(因为PAD对每个器件的影响可以认为是相同的)。然而，对不同类型的器件阵列，测试方法往往是不同的，即很难实现用同一种方法既能测量NMOS又能測量PMOS器件阵列的特性。
发明内容
(一 )要解决的技术问题本发明要解决的技术问题是如何在不大幅增加电路的复杂度的前提下，实现ー次选中ー个器件进行直流电学特性的測量，同时在不改变电路结构的前提下既可以測量NMOS又可以测量PMOS器件阵列的特性。( ニ )技术方案为解决上述技术问题，本发明提供了一种用于測量大規模阵列器件特性的电路，所述电路包括待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑模块、电平转换模块以及电学參数测量模块，所述电平转换模块用于将外部电压源加在待测器件阵列中所有待测单元中选择管的栅极上，从而控制所述待测単元中选择管的栅极电压；所述电学參数测量模块，用于测量所述待测器件阵列中所有待测单元分别在不同漏极电压和栅极电压下的直流电学特性。优选地，所述待测単元包括选择管和待测管，所述选择管和待测管均为MOS管，所述选择管的源极与所述待测管的栅极连接。优选地，所述电学參数测量模块包括源电学參数测量子模块、栅电学參数测量子模块、以及漏电学參数测量子模块，所述源电学參数测量子模块、栅电学參数测量子模块、以及漏电学參数测量子模块均由电学參数測量单元构成，每个电学參数测量単元均设有五个端ロ，所述五个端ロ分别为Select端ロ、InOut端ロ、ToPadl端ロ、ToPad2端ロ、以及ToPad3端ロ，当Select端ロ的信号为选中时，InOut端ロ分别与ToPadl端ロ以及ToPad2端ロ连通，当Select端ロ的信号为非选中时，InOut端ロ与ToPad3端ロ连通。优选地，所述源电学參数测量子模块和栅电学參数测量子模块中的电学參数測量単元数量均与所述待测器件阵列中待测单元的行数相同，所述漏电学參数测量子模块中的电学參数测量单元数量与所述待测器件阵列中待测单元的列数相同，所述源电学參数测量子模块中的每个电学參数测量単元的Select端ロ连接所述选中逻辑模块的源选择单元、InOut端ロ连接所述待测器件阵列中与其对应行的待测单元中待测管的源极、ToPadl端ロ连接源Drive接ロ、ToPad2端ロ连接源Sense接ロ、ToPad3端ロ连接源sink接ロ，所述漏电学參数测量子模块中的每个电学參数测量単元的Select端ロ连接所述选中逻辑模块的漏选择单元、InOut端ロ连接所述待测器件阵列中与其对应列的待测单元中待测管的漏扱、ToPadl端ロ连接漏Drive接ロ、ToPad2端ロ连接漏Sense接ロ、ToPad3端ロ连接漏Clamp接ロ，所述栅电学參数测量子模块中的姆个电学參数测量单元的Select端ロ连接所述选中逻辑模块的源选择单元、InOut端ロ连接所述待测器件阵列中与其对应行的待测单元中选择管的漏极、ToPadl端ロ连接栅Drive接ロ，ToPad2端ロ连接栅Sense接ロ，ToPad3端ロ连接栅Clamp接ロ。所述电平转换模块包括多个电平·转换单元，所述电平转换单元的数量与所述待测器件阵列中待测单元的列数相同，所述电平转换单元包括三个端ロ 电压源端ロ Vpp、数据输入端ロ Data-In和数据输出端ロ Data-Out，所述待测器件阵列中每一列的阵列单元的选择管的栅极均与该列所述电平转换模块的电平转换单元的数据输出端ロ Data-Out连接，每个电平转换单元的数据输入端ロ Data-In均与所述选中逻辑模块的漏选择单元连接，每个电平转换单元的电压源端ロ Vpp与外部电压源连接。优选地，所述待测器件阵列中所有的选择管和待测管的衬底都相连。优选地，所述电学參数测量单元均由两个传输门、一个反相器和ー个MOS管构成。优选地，所述选择管的漏极泄露电流小于待测管的栅极泄露电流。优选地，所述选择管的栅极电压大于或等于所述选择管的阈值电压与所述待测管的最大栅极驱动电压之和。(三)有益效果本发明通过设置电学參数测量模块，实现了在不大幅增加电路的复杂度的前提下，一次选中ー个器件进行直流电学特性的測量，同时在不改变电路结构的前提下既可以测量NMOS又可以测量PMOS器件阵列的特性。
图I是按照本发明ー种实施方式的用于测量大規模阵列器件特性的电路的具体结构示意图；图2是图I所示的电路中待测单元的放大示意图；图3是图I所示的电路中电学參数测量单元的端ロ示意图；图4是图3所示的电学參数测量单元内部的结构示意图；图5是图I所示的电路中电平转换单元的结构示意图。
具体实施例方式下面结合附图和实施例，对本发明的具体实施方式
作进ー步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
图I是按照本发明ー种实施方式的用于测量大規模阵列器件特性的电路的具体结构示意图，參照图1，本实施方式的电路包括待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑模块、电平转换模块7以及电学參数测量模块，所述电平转换模块7用于将外部电压源加在待测器件阵列中所有待测单元中选择管的栅极上，从而控制所述待测単元中选择管的栅极电压。所述电学參数测量模块，用于测量所述待测器件阵列中所有待测单元分别在不同漏极电压和栅极电压下的直流电学特性。图2是图I所示的电路中待测单元的放大示意图；參照图2，优选地，所述待测单元I包括选择管1-2和待测管1-1，所述选择管1-2和待测管1-1均为MOS管，所述选择管1-2的源极与所述待测管1-1的栅极连接。
參照图1，优选地，所述电学參数测量模块包括源电学參数测量子模块2、栅电学參数测量子模块3、以及漏电学參数测量子模块4，所述源电学參数测量子模块2、栅电学參数测量子模块3、以及漏电学參数测量子模块4均由电学參数測量单元构成，參照图3，姆个电学參数测量单元均设有五个端ロ，所述五个端ロ分别为=Select端ロ、InOut端ロ、ToPadl端ロ、ToPad2端ロ、以及ToPad3端ロ，当Select端ロ的信号为选中时，InOut端ロ分别与ToPadl端ロ以及ToPad2端ロ连通，当Select端ロ的信号为非选中时，InOut端ロ与ToPad3端ロ连通；參照图4，优选地，所述电学參数测量単元均由两个传输门、一个反相器和ー个MOS管构成。所述电平转换模块7包括多个电平转换单元，所述电平转换单元的数量与所述待测器件阵列中待测单元的列数相同，所述电平转换单元包括三个端ロ 电压源端ロ Vpp、数据输入端ロ Data-In和数据输出端ロ Data-Out，所述待测器件阵列中每一列的阵列单元的选择管的栅极7-1均与该列所述电平转换模块的电平转换单元数据输出端ロ Data-Out连接，每个电平转换单元的数据输入端ロ Data-In均与所述选中逻辑模块的漏选择单元连接，每个电平转换单元的电压源端ロ Vpp与外部电压源连接，所述待测器件阵列中所有的选择管和待测管的衬底都相连，连接到端ロ 8。參照图I，优选地，所述源电学參数测量子模块2和栅电学參数测量子模块3中的电学參数测量单元数量均与所述待测器件阵列中待测单元I的行数相同，所述漏电学參数测量子模块4中的电学參数测量单元数量与所述待测器件阵列中待测单元I的列数相同，所述源电学參数测量子模块2中的每个电学參数测量単元的Select端ロ连接所述选中逻辑模块的源选择单元5、InOut端ロ连接所述待测器件阵列中与其对应行的待测单元I中待测管1-1的源极、ToPadl端ロ连接源Drive接ロ 2-2、ToPad2端ロ连接源Sense接ロ 2-1、ToPad3端ロ连接源sink接ロ 2_3，所述漏电学參数测量子模块4中的每个电学參数测量单元的Select端ロ连接所述选中逻辑模块的漏选择单元6、InOut端ロ连接所述待测器件阵列中与其对应列的待测单元I中待测管1-1的漏极、ToPadl端ロ连接漏Drive接ロ 4_1、ToPad2端ロ连接漏Sense接ロ 4_2、ToPad3端ロ连接漏Clamp接ロ 4_3，所述栅电学參数测量子模块3中的每个电学參数测量単元的Select端ロ连接所述选中逻辑模块的源选择单元5、InOut端ロ连接所述待测器件阵列中与其对应行的待测单元I中选择管1-1的漏极、ToPadl 端 ロ连接栅 Drive 接 ロ 3-1, ToPad2 端 ロ连接栅 Sense 接 ロ 3-2, ToPad3 端 ロ连接栅Clamp接ロ 3-3，所述待测器件阵列中每一列的阵列单元的选择管1_2的栅极均与该列所述电平转换单元7的数据输出端ロ Data-Out连接。当需要选中ー个待测管1-1时，将其所对应的漏选择单元和源选择单元的信号均置为有效，栅极与漏选择单元的信号相同，这样就使得选中待测管的三端(源极、漏极和栅扱)通过电学參数测试电路(源极和漏扱)和选择管(柵)分别连接至相应的Drive Pad ；同时将同一列的非选中待测器件阵列对应的选择管的漏端连接至栅Clamp接ロ，使这些器件的栅端通过导通的选择管1-2连接至低电平，从而这些非选中待测单元都是非导通的。这样就通过ニ维的选中信号(即漏选择单元和源选择单元的信号)实现了一次只选中ー个待测管。同时，这种电路结构对于所有待测器件阵列的源极和漏极来说都是等效対称的，因此可以实现源漏反转测量，这在传统结构中是无法实现的，该测量方法的意义在于反测与正测结果的差值可以作为反映杂质随机涨落的指标，因此很难得的在实验中实现了単独研究杂志随机涨落影响的方法。
为了研究衬底偏置的影响，须将所有待测单元的衬底引出连至外部电压源，如接地。为了避免非选中待测单元I的选择管1-2不导通时在对应待测管1-1的栅端积累电荷(可能会导致电路功能失效)，优选地，所述选择管1-2的漏极泄露电流小于待测管1-1的栅极泄露电流。为了保证选择管1-2能够传递足够高的栅驱动电压\ apply(对待测管1-1施加的栅压)，选择管1-2的栅端所加电压Ve—additimal (即选中信号的电压)应当至少比所需最高栅驱动电压高ー个选择管的阈值电压vTH—additimal(ve—additimal彡Vapply+vTH—additimal)，优选地，所述选择管的栅极电压大于或等于所述选择管的阈值电压与所述待测管的最大栅极驱动电压之和。本实施方式的电路的工作原理为參照图5，在源Sense接ロ 2_1后接电压表测量选中待测管的源端电压，在源Drive接ロ 2-2通过电流表接地測量流过选中待测管的电流，在源Sink接ロ 2-3接地以引导其它非选中待测管的泄漏电流；在漏Sense接ロ 4_2接电压表测量选中待测管的漏端电压，在漏Drive接ロ 4-1接可调的漏驱动电压控制选中待测管的实际漏电压，在漏Clamp接ロ 4-3接地以避免非选中待测管上有较大的漏压；在栅Sense接ロ 3-2上接电压表测量选中待测管的实际栅压，在栅Drive接ロ 3_1上接可调的栅极驱动电压控制该待测管的实际栅压，在栅Clamp接ロ 3-3接可调的电压使得非选中待测器件阵列的栅诱导漏端泄露(GIDL)电流最小。在端ロ 8连接外部可调电压可以控制待测器件阵列中待测管的衬底偏置，这样就实现了分别测量不同漏压、栅压和衬底偏置下所有待测管的直流电学特性。根据测量得到的每ー个待测管在不同漏压下的I11-Ve特性曲线，我们可以提取得到该器件的阈值电压、亚阈值斜率、DIBL(漏感应势垒降低效应參数)以及ImUtjff等电学特性參数。反向測量具体做法同正向測量，只是将原来的施加在漏极三个接ロ(即漏Drive接ロ、漏Sense接ロ、以及漏Clamp接ロ)加在源端(即源Drive接ロ、源Sense接ロ、以及源sink接ロ，所述源Drive接ロ、源Sense接ロ、以及源sink接ロ依次对应漏Drive接ロ、漏Sense接ロ、以及漏Clamp接ロ)，原来施加在源极三个接ロ加在漏端，各接ロ的接法如附图5所示。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范 畴，本发明的专利保护范围应由权利要求限定。
权利要求
1.一种用于测量大规模阵列器件特性的电路，其特征在于，所述电路包括待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑模块、电平转换模块以及电学参数测量模块， 所述电平转换模块用于将外部电压源加在待测器件阵列中所有待测单元上，从而控制所述待测单元的栅极电压； 所述电学参数测量模块，用于测量所述待测器件阵列中所有待测单元分别在不同漏极电压和栅极电压下的直流电学特性。
2.如权利要求I所述的电路，其特征在于，所述待测单元包括选择管和待测管，所述选择管和待测管均为MOS管，所述选择管的源极与所述待测管的栅极连接。
3.如权利要求I所述的电路，其特征在于，所述电学参数测量模块包括源电学参数测量子模块、栅电学参数测量子模块、以及漏电学参数测量子模块，所述源电学参数测量子模块、栅电学参数测量子模块、以及漏电学参数测量子模块均由电学参数测量单元构成，每个电学参数测量单元均设有五个端口，所述五个端口分别为Select端口、InOut端口、ToPadl端口、ToPad2端口、以及ToPad3端口，当Select端口的信号为选中时，InOut端口分别与ToPadl端口以及ToPad2端口连通，当Select端口的信号为非选中时，InOut端口与ToPad3端口连通。
4.如权利要求3所述的电路，其特征在于，所述源电学参数测量子模块和栅电学参数测量子模块中的电学参数测量单元数量均与所述待测器件阵列中待测单元的行数相同，所述漏电学参数测量子模块中的电学参数测量单元数量与所述待测器件阵列中待测单元的列数相同，所述源电学参数测量子模块中的每个电学参数测量单元的Select端口连接所述选中逻辑模块的源选择单元、InOut端口连接所述待测器件阵列中与其对应行的待测单元中待测管的源极、ToPadl端口连接源Drive接口、ToPad2端口连接源Sense接口、ToPad3端口连接源sink接口，所述漏电学参数测量子模块中的每个电学参数测量单元的Select端口连接所述选中逻辑模块的漏选择单元、InOut端口连接所述待测器件阵列中与其对应列的待测单元中待测管的漏极、ToPadl端口连接漏Drive接口、ToPad2端口连接漏Sense接口、ToPad3端口连接漏Clamp接口，所述栅电学参数测量子模块中的每个电学参数测量单元的Select端口连接所述选中逻辑模块的源选择单元、InOut端口连接所述待测器件阵列中与其对应行的待测单元中选择管的漏极、ToPadl端口连接栅Drive接口，ToPad2端口连接栅Sense接口，ToPad3端口连接栅Clamp接口。
5.如权利要求4所述的电路，其特征在于，所述电平转换模块包括多个电平转换单元，所述电平转换单元的数量与所述待测器件阵列中待测单元的列数相同，所述电平转换单元包括三个端口 电压源端口 Vpp、数据输入端口 Data-In和数据输出端口 Data-Out，所述待测器件阵列中每一列的阵列单元的选择管的栅极均与该列所述电平转换模块的电平转换单元的数据输出端口 Data-Out连接,每个电平转换单元的数据输入端口 Data-In均与所述选中逻辑模块的漏选择单元连接，每个电平转换单元的电压源端口 Vpp与外部电压源连接。
6.如权利要求2所述的电路，其特征在于，所述待测器件阵列所有的选择管和待测管的衬底都相连。
7.如权利要求3所述的电路，其特征在于，所述电学参数测量单元均由两个传输门、一个反相器和一个MOS管构成。
8.如权利要求2 7中任一项所述的电路，其特征在于，所述选择管的漏极泄露电流小于待测管的栅极泄露电流。
9.如权利要求2 7中任一项所述的电路，其特征在于，所述选择管的栅极电压大于或等于所述选择管的阈值电压与所述待测管的最大栅极驱动电压之和。
全文摘要
本发明公开了一种用于测量大规模阵列器件特性的电路，涉及微电子半导体技术领域，所述电路包括待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑模块、电平转换模块以及电学参数测量模块，所述电平转换模块用于将外部电压源加在待测器件阵列中所有待测单元上，从而控制所述待测单元的栅极电压；所述电学参数测量模块，用于测量所述待测器件阵列中所有待测单元分别在不同漏极电压和栅极电压下的直流电学特性。本发明通过设置电学参数测量模块，实现了在不大幅增加电路的复杂度的前提下，一次选中一个器件进行直流电学特性的测量，另外，在不改变电路结构的前提下，同时适用于NMOS和PMOS阵列的测量。
文档编号G01R31/28GK102680884SQ20121015692
公开日2012年9月19日 申请日期2012年5月18日 优先权日2012年5月18日
发明者刘晓彦, 杜刚, 蔡帅 申请人:北京大学