terconnectvia) 118a。第一互联机贯孔118a提供第一基板11与后续形成于第一介电层112a上的第一金属层111a间的电性连接，于下将有更完整的描述。
[0072]接着，于第一介电层112a的上方设置一第一金属层111a。第一金属层111a填满第一互联机贯孔118a。于一些实施例中，第一互联机贯孔118a可分别以一导电材料(例如钨)填充。于一实施例中，第一金属层111a是以电镀、物理气相沉积(PVD)或化学气相沉积(CVD)程序进行沉积。图10a所示为第一基板11以及经过蚀刻程序后的图案化第一金属层111a。为了清楚说明本发明，于工艺过程中并未显示一微影程序，其中将一光阻层沉积于第一金属层111a上，且图案化以形成蚀刻罩幕。于微影程序中，蚀刻罩幕的尺寸可严格控制，且能够以任何能抵抗用以蚀刻金属层的蚀刻程序的合适材料形成。一特定实施例是使用氮化硅(Si3N4)蚀刻罩幕。虽然图10a中所示为一维的剖面图，但本领域中具有通常知识者应能明白金属层中所形成的为一具有指定几何形状的二维图案。于一实施例中，第一金属层111a可包含铝、铜、铝-铜-硅的合金、钨，以及氮化钛。
[0073]接着，第一金属层111a的上方设置了一第二介电层112b。于一些实施例中，形成第二介电层112b的程序以及第二介电层112b的成分与第一介电层112a相似。于其它实施例中，第二介电层112b使用了与第一介电层112a不同的材料以及程序。更有其它实施例中此二介电层具有相似处亦有相异处。形成第二介电层112b后，将其图案化以及蚀刻，以形成多个第二互联机贯孔118b。第二互联机贯孔118b提供第一金属层111a与后续形成于第二介电层112b上的第二金属层111b间的电性连接，于下将有更完整的描述。需注意者，第二互联机贯孔118b除了作为第一金属层111a以及第二金属层111b的导电路径外，亦可用于形成第二气密环118c。
[0074]接着，于第二介电层112b上设置一第二金属层111b。第二金属层111b填满第二互联机贯孔118b。于一些实施例中，第二互联机贯孔118b可分别以一导电材料(例如钨)填充。将第二金属层111b图案化后可作为微机电系统装置的电极，例如第一电路113a以及第二电路113b作为感测及/或驱动电极，或者作为与第二基板12电性连接的导电接点113c，或用于与第三基板13接合的接合区域113d。接合区域113d可包含一导电材料，其于结构上具有足够的机械刚性以维持连接界面。于一特定实施例中，接合区域113d与第一基板11形成一低阻抗欧姆接触。于一些实施例中，接合区域113d可包含锗、铝或铜。于其它实施例中，接合区域113d亦可使用其它材料，例如金、铟，以及其它提供底部黏着以及湿润改良金属堆栈的焊料。
[0075]请参照图10b,于第二介电层112b上沉积一第三介电层112c。第三介电层112c的沉积程序可如同上述图10a所示第二介电层112b的工艺程序。之后，再对第三介电层112c进行图案化，以使第二金属层111b的第一电路113a、第二电路113b、导电接点113c以及接合区域113d等曝露出来。蚀刻程序可包含一或多个蚀刻程序，例如非等向性蚀刻、氧化物蚀刻、反应性离子蚀刻(RIE)等。于一实施例中，蚀刻程序亦可定义一或多个微机电系统组件的机械止动结构，例如图10b所示的止动凸块116。于一实施例中，可使用一或多个缓冲层作为蚀刻挡止层。举例而言，第一金属层111a中的金属层114可防止第一介电层112a曝露出来。本领域中具有通常知识者应能辨认许多本发明的变化、修改以及置换。于一实施例中，蚀刻程序亦可定义多个篱柱117。多个篱柱117环绕接合区域113d，以防止该区域的金属于接合过程中移入周遭区域而造成装置故障。于一实施例中，欲制作图3所示的压力传感器，可于此步骤在第三介电层112c形成至少一沟槽，而在第二基板12与第一基板11接合之后，第一基板11表面上的沟槽即可形成图3所示的微通道117。
[0076]请参照图10c，提供一第二基板12，并于第二基板12的第一表面121形成一凹槽124a。当第二基板12与第一基板11接合时，凹槽124a可帮助减少从第一基板11来的干扰。可以理解的是，对应于参考组件125的位置亦可形成凹槽，但最终的参考组件125的厚度大于微机电系统组件124的厚度，或者应形成适当的通道以使参考组件125不因压力变化而产生形变。需注意者，若为制作图6所示的实施例，则可以省略此步骤，而在后续的步骤于第二基板12的第二表面122形成凹槽124a。此外，若为制作图5所示的实施例，则需在此步骤时形成对应微通道117的沟槽于第二基板12的第一表面121。
[0077]请参照图10d，接着将第二基板12以其第一表面121朝向第一基板11，并与第一基板11接合。第二基板12与第一基板11的接合能够以熔接(fus1n bond)、共晶键合(eutectic bonding)、导电共晶键合、焊接以及黏合至少其中之一加以实现。于一些实施例中，第二基板12能够以异方性导电膜黏合于第一基板11。第二基板12与第一基板11接合后，即定义出一第一空腔126以及一第二空腔127，其中第一电路113a设置于第一空腔126内，第二电路113b设置于第二空腔127内。
[0078]接着，以一研磨(grinding)及/或其它薄化(thinning)程序对第二基板12进行薄化，以达成指定的厚度，如图10e所示。于一些实施例中，薄化后的对应于微机电系统组件124的区域的剩余厚度大约介于10 μ m至100 μ m,使微机电系统组件124能随着压力变化而产生形变。指定的厚度可用传统薄化技术如化学机械研磨(CMP)及/或反应性离子蚀刻(RIE)达成。由于图10d所示的实施例中没有结构可作为挡止层以使薄化程序终止，薄化程序采用了精准的控制。假如没有精准的控制，则薄化程序可能产生比指定厚度要薄或厚的第二基板12，因而影响后续所制造的微机电系统装置的性能。于其它实施例中，将一蚀刻挡止层与第二基板12结合，以便于薄化程序的精准控制。本领域中具有通常知识者应能辨认许多本发明的变化、修改以及置换。
[0079]请参照图10e，接着对第二基板12进行图案化以及蚀刻，以形成贯通沟槽128a以及贯孔128b。贯通沟槽128a以及贯孔128b皆贯穿第二基板12的第一表面121以及第二表面122。较佳者，贯通沟槽128a使第一基板11的第二金属层111b曝露出来，使后续形成的第一气密环123a能够与第一基板11的第二金属层111b连接。贯孔128b则对应于导电接点113c，使导电接点113c曝露出来。可以理解的是，若欲制作图3所示的实施例，于此一步骤所形成的贯通沟槽128a可与微通道117连通，使第一空腔126可经由贯通沟槽128a以及微通道117与外部连通，以利后续导入抗沾黏材料至第一空腔126，并在第一空腔126的内侧表面形成一抗沾黏层。
[0080]请参照图10f，接着，于贯通沟槽128a中填充一填充物即可形成第一气密环123a ；于第二贯孔128b填充一导电材料(例如钨)即可使贯孔128b作为一导电贯孔123b，以电性连接第二基板12以及第一基板11的导电接点113c。较佳者，第一贯孔128a中的填充物可与第二贯孔128b中的导电材料相同。如前所述，形成以及填充贯通沟槽128a以及贯孔128b能够以相同的半导体工艺同时完成，因此，本发明无需设计额外的工艺步骤即可形成第一气密环123a，因此大幅简化工艺。需注意者，形成以及填充贯通沟槽128a以及贯孔128b亦能够依据实施需求，以适当的工艺分别完成。可以理解的是，若欲制作图3所示的实施例，填充填充物于贯通沟槽128a时即同时封闭微通道117以维持第一空腔126的气密性，因而无需其它的工艺。
[0081]请参照图10g，提供一第三基板13。于一些实施例中，第三基板13可包含掺杂硅、具有一导电涂层的陶瓷、以一导电涂层(例如氧化锡(ΙΤ0))覆盖的玻璃，或者像氧化钽的金属。于第三基板13的表面设置一黏着层。黏着层可辅助第三基板13与第一基板11间的黏着。于一些实施例中，黏着层是以沉积一种晶种层(seed layer),例如钛/金,接着沉积一导电层(例如电镀金)所形成。接着，对第三基板13进行图案化以及蚀刻，以形成多个托脚结构131。蚀刻第三基板13以形成托脚结构131的程序使第三基板13中形成一凹槽区域132。保留于托