基准电压生成电路的制作方法
【专利摘要】本发明提供一种基准电压生成电路，其能够抑制基准电压上升时的过冲。包括基本电流通路，该基本电流通路至少包括一对共用彼此的栅极电位及源漏电流的NMOS及DMOS；恒流供给电路，其向该基本电流通路供给恒流；以及定时补偿电路，该定时补偿电路包括根据导通信号形成迂回于该NMOS晶体管的迂回电流通路的补偿DMOS晶体管。并且该基准电压生成电路将夹着该NMOS及DMOS晶体管的位置的电位差设为基准电压。
【专利说明】基准电压生成电路
【技术领域】
[0001 ] 本发明涉及生成基准电压的基准电压生成电路。
【背景技术】
[0002]例如，如专利文献I及2所述，在生成用于半导体装置内的电路动作的基准电压的基准电压生成电路中，一般使用在电源电位与接地电位之间串联连接有增强型MOS (金属氧化物半导体)晶体管与耗尽型MOS晶体管的结构。通过使用对电源电位变化不敏感但对温度变化敏感的增强型MOS晶体管与对温度变化敏感但对电源电位变化不敏感的耗尽型MOS晶体管的双方来补充彼此的弱点。基准电压由这些晶体管的导通电阻值确定。基准电压被输入至这些晶体管的栅极，例如，在基准电位上升的情况下，晶体管的导通电阻值降低而基准电位下降。相反地，在基准电位降低的情况下，晶体管的导通电阻值增加而基准电位上升。通过这样的导通电阻值的增减，基准电压被保持恒定。
[0003]专利文献1:日本特开2011-029912号公报
[0004]专利文献2:日本特开2002-110917号公报
[0005]然而，有降低基准电压生成电路的电力消耗的需求。为此，考虑使基准电压生成电路与成为基准电压的供给目的地的电路的动作/停止连动而进行动作/停止。该情况下，每当基准电压生成电路从停止状态迁移到动作状态时都使基准电压上升，在动作后，为了使成为供给目的地的电路的动作提前稳定，则需要在短时间内使基准电压稳定。
[0006]然而，一般在增强型MOS晶体管中，由于从基准电压被输入至栅极到导通为止的时间比较长，所以在基准电压上升时产生所谓的过冲。其结果，存在在上升之后基准电压不稳定，对供给目的地电路的动作产生影响这样的问题。
【发明内容】
[0007]本发明是鉴于上述的问题点而完成的，其目的在于，提供一种能够抑制基准电压上升时的过冲的基准电压生成电路。
[0008]本发明提供的基准电压生成电路包括:基本电流通路，其至少包括一对公用彼此的栅极电位及源漏电流的匪OS及DMOS ;和恒流供给电路，其向上述基本电流通路供给恒流，并将夹着上述NMOS及DMOS的两个位置间的电位差设为基准电压，上述基准电压生成电路特征在于，包括定时补偿电路，该定时补偿电路包括根据导通信号形成迂回于所述NMOS的迂回电流通路的补偿DMOS。
[0009]根据本发明提供的基准电压生成电路，能够抑制基准电压上升时的过冲。
【专利附图】
【附图说明】
[0010]图1是表示作为第I实施例的基准电压生成电路的结构的电路图。
[0011]图2是示意性地表示使能导通时的基准电压生成电路的输入输出信号波形的时间图。[0012]图3是表示使能导通时的基准电压生成电路的输入输出信号的模拟波形的时间图。
[0013]图4是表示作为第2实施例的基准电压生成电路的结构的电路图。
[0014]图5是表示图4的脉冲生成电路的结构的电路图。
[0015]图6是不意性地表不脉冲生成电路的输入输出信号波形的时间图。
[0016]图7是表示作为第3实施例的基准电压生成电路的结构的电路图。附图符号说明
[0017]I~7...晶体管；10...基准电压生成电路；21…基本电流通路；22…迂回电流通路；30…脉冲生成电路。
【具体实施方式】
[0018]下面，参照附图详细地说明本发明所涉及的实施例。
[0019](第I实施方式)
[0020]图1示出本实施例的基准电压生成电路10的结构。
[0021]增强型NMOS电场效应晶体管(以下，称NM0S) I的漏极与耗尽型NMOS的电场效应晶体管(以下，称DM0S)6的源极相互连接。DM0S6的漏极与DM0S6及NMOSl各自的栅极与输出端子η I连接。NMOSl及DM0S6作为导通电阻值根据在输出端子η I产生的基准电压Vref变化的可变电阻而工作。NMOSl及DM0S6共用彼此的栅极电位及源漏电流。将夹着NMOSl及DM0S6的两个位置间的电位差设为基准电压而输出至输出端子nl。以下，也将由DM0S6与NMOSl构成的结构称为基本电`流通路21。DM0S5的栅极及源极也与输出端子nl连接。DM0S5的栅极也与DM0S5的源极连接并作为恒流源而工作。
[0022]NM0S2的漏极与NMOSl的源极连接，NM0S2的源极被供给接地电位GND，NM0S2的栅极被输入使能信号EN (也称为导通信号)。NM0S2作为在使能信号EN是“H”电平(以下，称使能导通)时导通的开关而工作。以下，也将DM0S5及NM0S2统称为恒流供给电路。增强型POMS电场效应晶体管(以下，称PM0S) 7的源极与DM0S5的漏极连接，PM0S7的漏极被供给电源电位VDD，PM0S7的栅极被输入使能信号EN的反转信号(以下，称使能反转信号)ENB。PM0S7作为在使能反转信号ENB是“L”电平时导通的开关而工作。
[0023]DM0S3的漏极与NMOSl的漏极连接，DM0S3的源极与NM0S4的漏极连接，DM0S3的栅极与输出端子nl连接。NM0S4的源极被供给接地电位GND，栅极被输入使能脉冲信号EN_A (也称为导通信号)。NM0S4作为在使能脉冲信号EN_A是“!1”电平时导通的开关而工作。以下，也将DM0S3称为迂回电流通路22。另外，也将DM0S3及NM0S4统称为定时补偿电路。另外，也将DM0S3称为基本耗尽型MOS晶体管，将DM0S6称为补偿耗尽型MOS晶体管。
[0024]DM0S3作为用于从使能导通之后(以下，称过渡状态)直到将基准电压Vref上升到所需的恒定电压值的电阻而工作。另一方面，NMOSl发挥以下作用，在使能导通之后经过一定时间以后(以下，称稳定状态)，根据其导通电阻值的变化，将基准电压Vref维持在所需的恒定电压值。
[0025]稳定状态中的基准电位Vref由DM0S6及NMOSl各自的通态电阻而确定。这里，在将DM0S6的导通电阻值设为Rtr3、将NMOSl的导通电阻值设为Rtrl、将流入DM0S6的漏极的电流值设为I的情况下，稳定状态中的基准电位为Vref=IX (Rtr3 + Rtrl)0在基准电位Vref上升的情况下，DM0S6及NMOSl各自的导通电阻值减小，其结果，基准电压Vref降低。另外，在基准电位Vref下降的情况下，DM0S6及NMOSl各自的导通电阻值增加，其结果，基准电位Vref上升。这样，通过根据输入至DM0S6及NMOSl各自的栅极的基准电位Vref的变动，使DM0S6及NMOSl各自的通态电阻增减，保持基准电位Vref不变。
[0026]由基准电压Vref的一个电压值确定的DM0S3的导通电阻值与NMOSl的导通电阻值相同或者大体相同。一般，在耗尽型的NMOS的沟道长度与沟道宽度的比、和增强型NMOS的沟道长度与沟道宽度的比相同的情况下，耗尽型的NMOS导通电阻值比增强型NMOS的导通电阻值小。因此，DM0S3的沟道长度与沟道宽度的比小于NMOSl的沟道长度与沟道宽度的比。通过使这些导通电阻值相同或者大体相同，能够顺利地将基准电压Vref从过渡状态上升到稳定状态。
[0027]下面，参照图1及图2，说明使能导通时的基准电压生成电路10的动作。
[0028]在时刻Tl，使能信号EN从“L”电平向“H”电平切换，同时，使能反转信号ENB从“H”电平向“L”电平切换。即、使能导通。与此同时，使能脉冲信号EN_AW“L”电平向“H”电平切换。NM0S2在使能信号EN成为“H”电平的时刻导通。RM0S7在使能反转信号ENB成为“L”电平的时刻导通。NM0S4在使能脉冲信号EN_A成为“H”电平的时刻导通。
[0029]增强型的NMOSl在使能导通之后不成为导通状态，基本电流通路21不导通。另一方面，针对输入至栅极的基准电位Vref的变化的开关响应与增强型NMOSl相比较快的耗尽型DM0S3从使能导通之后成为导通状态。由此，迂回电流通路22导通，基准电位Vref从时刻Tl开始逐渐上升。通过这样的动作，基准电位Vref不发生过冲而上升到所需的电位。
[0030]在从时刻Tl开始经过规定时间后的时刻T2时，使能脉冲信号EN_A从“H”电平切换为“L”电平。在 使能脉冲信号EN_A是“!1”电平的期间内亦即从时刻Tl到时刻T2的期间(以下，称为脉冲存在期间)，迂回电流通路22成为导通状态。脉冲存在期间例如能够设定为比从使能导通时刻到基准电位Vref的上升完成时刻的期间长的期间。另外，脉冲存在期间例如能够设定为与从使能导通时刻到NMOSl成为导通状态的时刻的期间同程度的期间或者比其长的期间。
[0031]NMOSl迟于DM0S3成为导通状态。NMOSl例如在经过脉冲存在期间之前或者之后成为导通状态。基本电流通路21由于NMOSl成为导通状态而成为导通状态。
[0032]DM0S3根据使能脉冲信号EN_A从“H”电平向“L”电平的切换而从时刻T2开始成为截止状态。即、经过脉冲存在期间之后，DM0S3成为截止状态，迂回电流通路22从时刻T2开始成为非导通状态。另一方面，在时刻T2之后，NMOSl也是导通状态，基本电流通路21也是导通状态。基准电位Vref即使在时刻T2之后，只要是使能导通状态，就被维持所需的恒定电压值。
[0033]图3示出表示使能导通之后的基准电压生成电路10的输入输出信号的模拟波形的时间图。横轴是经过时间，纵轴是电压。使能反转信号ENB在经过时间约IOOns时，从“H”电平变化为“L”电平。与此同时，使能脉冲信号EN_AW“L”电平变化为“H”电平。作为比较对象，示出在没有基准电压生成电路10的迂回电流通路的结构的情况下，在输出端子nl产生的基准电压VrefO。虽然VrefO从经过时间约IOOns后开始上升,但在到经过时间约120ns期间产生过冲。对此，本实施例的基准电压生成电路10的基准电压Vref从经过时间约IOOns开始上升，在上升到所需的电压值例如1.25V的过程中，未产生过冲。
[0034]这样，在本实施例的基准电压生成电路10中，针对用于在过渡状态时将基准电压Vref维持在所需电压的NMOSl并联连接用于在稳定状态时使基准电压Vref上升至所需电压的DM0S3。由此，形成基本电流通路21及迂回电流通路22。在过渡状态，使包括DM0S3的迂回电流通路22导通，并将基准电压Vref上升到所需电压，在稳定状态，使包括DMOSl的基本电流通路21导通，并将基准电压Vref维持在所需电压。换言之，在从过渡状态向稳定状态迁移时，切换基本电流通路21与迂回电流通路22。
[0035]作为耗尽型的NMOS的DM0S3相较于增强型的NMOSl，针对输入至栅极的基准电位Vref的变化的开关响应更快。因此，使能导通之后DM0S3就成为导通状态，从而迂回电流通路22导通使NMOSl被迂回，所以基准电位Vref不发生过冲而逐渐上升。通过这样的构成，在使能导通之后，即使NMOSl未成为导通状态，也能够抑制基准电位Vref的过冲。通过使NMOSl的导通电阻值与DM0S3的导通电阻值相同或者大体相同，使基准电位Vref在从迂回电流通路22向基本电流通路21切换时不变动。
[0036]与NMOSl并联连接的DM0S3仅在使能导通之后的一定时间成为导通状态。即、DM0S3在经过使能脉冲信号EN_A的脉冲存在期间之后成为截止状态，电流不在迂回电流通路22中流动。一般，耗尽型NMOS的温度特性相较增强型的NMOS较差。在基准电压生成电路10中，通过在使能导通之后经过规定时间之后将DMOS设为截止状态，能够减小稳定状态时的温度变化引起的基准电压Vref的变动的影响。此外，假如，在代替与NMOSl并联设定DM0S3而将NMOSl设为耗尽型NMOS的情况下，存在稳定状态时的温度变化引起的基准电压Vref的变动增大这样的问题。对此，在基准电压生成电路10中，在稳定状态时使用增强型NMOSl来生成基准电压Vref，所以不产生这样的问题。
[0037]另外，相反地，在为了抑制过冲而在输出端子nl附加电容的情况下，虽然能够抑制过冲，但产生如下问题，即、基准电压Vref的上升时间延迟，至基准电压Vref的供给目的地电路稳定动作需要花费时间。对此，由于在基准电压生成电路10中，是不对输出端子nl附加电容而抑制过冲的结构，所以基准电压Vref的上升时间不会延迟。
[0038]此外，上述实施例是基本电流通路21由一对的晶体管NMOSl及DM0S6构成的情况的例子，但并不局限于此。例如，基本电流通路21也可以由串联连接的两对以上的晶体管构成。
[0039](第2实施例)
[0040]图4示出本实施例的基准电压生成电路10的结构。本实施例的基准电压生成电路10还包括脉冲生成电路30。除脉冲生成电路30以外的结构与第I实施例相同。脉冲生成电路30根据使能反转信号ENB生成使能脉冲信号EN_A。生成的使能脉冲信号EN_A被输入至NM0S4的栅极。
[0041]图5示出脉冲生成电路30的结构的一个例子。
[0042]反相器31输出被输入的使能反转信号ENB的电平反转信号SA。电平反转信号SA被供给至延迟电路32、NAND电路33的一方的输入。
[0043]延迟电路32将使电平反转信号SA延迟并使反转该信号电平而得到的电平反转迟延信号SB供给至NAND33的另一方的输入。延迟电路32构成为包括串联连接的η个反相器32-1?32-η (η是3以上的奇数)。
[0044]NAND电路33输出与非信号，该与非信号是将供给至一方的输入的电平反转信号SA与供给至另一方的输入的电平反转延迟信号SB进行与非运算得到的。[0045]反相器34将输入的与非信号的电平反转信号作为使能脉冲信号EN_A而输出。此夕卜，由NAND电路33与反相器34构成的结构实质是与电路。
[0046]下面，参照图4至图6说明使能导通时的脉冲生成电路30的动作。
[0047]在时刻Tl，使能信号EN从“L”电平变换为“H”电平，使能反转信号ENB从“H”电平变换为“L”电平。S卩、使能导通。
[0048]使能导通之后，被供给至NAND电路33的一方的输入的电平反转信号SA从“L”电平变化为“H”电平。另一方面，被供给至NAND电路33的另一方的输入的电平反转延迟信号SB在从电平反转信号SA的信号电平变化时刻T2经过规定时间的时刻T3，从“H”电平变化为“L”电平。期间T2?T3相当于根据构成延迟电路32的反相器32-1?32_n的级数而确定的延迟时间。
[0049]使能脉冲信号EN_A在使能导通之前是“L”电平，在期间T2?T3中是“H”电平，在时刻T3以后再次成为“L”电平。即、生成了一个脉冲宽度为期间T2?T3的脉冲。具有该一个脉冲的使能脉冲信号EN_A被输入至NM0S4的栅极(图4)。基准电压生成电路10的动作与第I实施例相同。
[0050]这样，本实施例的基准电压生成电路10还包括脉冲生成电路30。根据这样的结构，能够根据使能反转信号ENB生成具有一个脉冲的使能脉冲信号EN_A，所以起到不需要从外部另外输入使能脉冲信号EN_A的效果。另外，使能脉冲信号EN_A能够由图5所示那样简单的结构的电路生成。
[0051](第3实施例)
[0052]图7示出本实施例的基准电压生成电路10的结构。与第I实施例不同，DM0S3的栅极不与输出端子nl连接，而与DM0S3的源极连接。根据这样的连接，DM0S3作为常开状态的恒流源动作。其以外的结构与第I实施例相同。另外，使能导通时的基准电压生成电路10的输入输出信号如图2所示，与第I实施例相同。
[0053]即使在这样构成的情况下，能够在使能脉冲信号EN_A的脉冲存在期间内即过渡状态，使包括DM0S3的迂回电流通路22导通，并将基准电压Vref上升到所需电压，在稳定状态使包括NMOSl的基本电流通路21导通，并将基准电压维持在所需电压。由此，与第I实施例相同，能够抑制基准电压Vref的过冲。
【权利要求】
1.一种基准电压生成电路，包括基本电流通路，其至少包括一对共用彼此的栅极电位及源漏电流的NMOS及DMOS ;和恒流供给电路，其向所述基本电流通路供给恒流，并将夹着所述NMOS及DMOS的两个位置间的电位差设为基准电压，所述基准电压生成电路的特征在于， 包括定时补偿电路，所述定时补偿电路包括根据导通信号形成迂回于所述NMOS的迂回电流通路的补偿DMOS。
2.根据权利要求1所述的基准电压生成电路，其特征在于， 所述恒流供给电路构成为包括与所述基本电流通路的一端连接的恒流源、和与所述基本电流通路的另一端连接的第I开关。
3.根据权利要求1或者2所述的基准电压生成电路，其特征在于， 所述定时补偿电路包括与所述补偿DMOS串联连接且根据所述导通信号而导通的第2开关。
4.根据权利要求1?3中任意一项所述的基准电压生成电路，其特征在于， 所述补偿DMOS的栅极电位与所述NMOS的所述栅极电位是共用的。
5.根据权利要求1?3中任意一项所述的基准电压生成电路，其特征在于， 所述补偿DMOS的栅极与自身的源极连接。
6.根据权利要求1?5中任意一项所述的基准电压生成电路，其特征在于， 所述迂回电流通路至少在所述NMOS的上升开始到完成期间一直存在。
7.根据权利要求1?6中任意一项所述的基准电压生成电路，其特征在于， 所述NMOS的导通电阻值与所述补偿DMOS的导通电阻值相同。
8.根据权利要求1?7中任意一项所述的基准电压生成电路，其特征在于， 还包括脉冲生成电路，在使所述基本电流通路导通的导通信号的输入定时，所述脉冲生成电路生成包括一个脉冲的所述导通信号， 所述定时补偿电路仅在所述脉冲的存在期间使所述迂回电流通路导通。
【文档编号】G05F3/24GK103777673SQ201310481454
【公开日】2014年5月7日 申请日期:2013年10月15日 优先权日:2012年10月22日
【发明者】赤堀旭 申请人:拉碧斯半导体株式会社