一种自偏置结构带隙基准源电路的制作方法

技术特征：

1.一种自偏置结构带隙基准源电路，包括正温度系数电路模块、负温度系数电路模块、计算电路模块，自偏置结构电路模块以及补偿电路模块，其特征在于：正温度系数电路模块其输出端与计算电路模块的输入端相连，用于产生与温度系数成正比的电压值；负温度系数电路模块其输出端与计算电路模块的另一个输入端相连，产生与温度系数成反比的电压值；计算电路模块其输出端与自偏置结构电路模块的输入端连接，用于产生零温度系数的电压值，并且与输出端VBG相连输出最终的基准电压值；自偏置结构电路模块输出端与正温度系数电路模块与负温度系数电路模块的输入端连接，用于自动调节偏置电路的工作点；所述的补偿电路模块与计算电路模块相连，实现电路的环路稳定。

2.根据权利要求1所述的自偏置结构带隙基准源电路，其特征在于：所述自偏置结构带隙基准源电路还包括一个运算放大器电路模块。

3.根据权利要求2所述的自偏置结构带隙基准源电路，其特征在于：所述的自偏置结构带隙基准源电路结构是第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端、第五PMOS管MP₅的栅极，第二电阻R₂的第二端连接第三电阻R₃的第二端、第四电阻R₄的第一端，第四电阻R₄的第二端连接带隙基准源的输出端V_BG、第一PMOS管MP₁的漏极，第一PMOS管MP₁的源极 与电源V_DD相连；第二晶体管Q₂的基极与集电极连接并接地，第二晶体管Q₂发射极连接第一电阻R₁的第一端，第一电阻R₁的第二端连接第六PMOS管MP₆的栅极、第三电阻R₃的第一端；第一NMOS管MN₁的源极与地相连，第一NMOS管的MN₁栅极连接第六PMOS管MP₆的漏极、第三NMOS管MN₃的漏极、第四NMOS管MN₄的栅极，第一NMOS管MN₁的漏极连接第二PMOS管MP₂的漏极、第二PMOS管MP₂的栅极、第一PMOS管MP₁的栅极，第二PMOS管MP₂的源极与电源V_DD相连，第四NMOS管MN₄的漏极与源极相连并接地；第二NMOS管MN₂的源极与第三NMOS管MN₃的源极相连并接地，第二NMOS管MN₂的栅极连接第二NMOS管MN₂的漏极、第三NMOS管MN₃的栅极、第五PMOS管MP₅的漏极，第五PMOS管MP₅的源极连接第六PMOS管MP₆的源极、第三PMOS管MP₃的漏极，第三PMOS管MP₃的源极连接第四PMOS管MP₄的漏极，第三PMOS管MP₃的栅极连接偏置电压V_BIAS1，第四PMOS管MP₄的源极与电源V_DD相连，第四PMOS管MP₄的栅极连接偏置电压V_BIAS2。

4.根据权利要求2所述的自偏置结构带隙基准源电路，其特征在于：所述运算放大器电路模块第二NMOS管MN₂的源极与第三NMOS管MN₃的源极相连并接地，第二NMOS管MN₂的栅极连接第二NMOS管MN₂的漏极、第三NMOS管MN₃的栅极、第五PMOS管MP₅的漏极，第五PMOS管MP₅的源极连接第六PMOS管MP₆的源极、第三PMOS管MP₃的漏极，第三PMOS管MP₃的源极连接第四PMOS管MP₄的漏极，第三PMOS管MP₃的栅极连接偏置电压V_BIAS1，第四PMOS管MP₄的源极与电源V_DD相连，第四PMOS管MP₄的栅极连接偏置电压V_BIAS2。

5.根据权利要求2所述的自偏置结构带隙基准源电路，其特征在于：所述运算放大器电路模块采用PMOS管差分双端输入，单端输出结构。

6.根据权利要求1所述的自偏置结构带隙基准源电路，其特征在于：所述负温度系数电路模块由第一晶体管Q₁构成，第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端。

7.根据权利要求1所述的自偏置结构带隙基准源电路，其特征在于：所述正温度系数电路模块由第一晶体管Q₁、第二晶体管Q₂和第一电阻R₁组成，所述第二晶体管Q₂的基极与集电极连接并接地，第二晶体管Q₂发射极连接第一电阻R₁的第一端，第一电阻R₁的第二端连接运算放大器的负向输入端、第三电阻R₃的第一端。

8.根据权利要求1所述的自偏置结构带隙基准源电路，其特征在于：所述计算电路模块由第一晶体管Q₁和第二电阻R₂、第三电阻R₃和第四电阻R₄组成，所述第一晶体管Q₁的基极与集电极连接并接地，第一晶体管Q₁发射极连接第二电阻R₂的第一端、第五PMOS管MP₅的栅极，第二电阻R₂的第二端连接第三电阻R₃的第二端、第四电阻R₄的第一端，第四电阻R₄的第二端连接带隙基准源的输出端V_BG、第一PMOS管MP₁的漏极，第一PMOS管MP₁的源极与电源V_DD相连。

9.根据权利要求1所述的自偏置结构带隙基准源电路，其特征在于：所述自偏置结构电路模块由一个NMOS管、两个PMOS管组成，自偏置结构电路模块由第一NMOS管MN₁、第一PMOS管MP₁和第二PMOS管MP₂组成，第一NMOS管MN₁的源极接地，漏极与MP₂的漏极连接再与MP₂的栅极并联与MP₁的栅极连接，其MP₂的源极与MP₄的漏极及V_DD连接；第一PMOS管MP₁的源极与V_DD连接，漏极与第四电阻R₄及带隙 基准源的输出端V_BG连接。

10.根据权利要求1所述的自偏置结构带隙基准源电路，其特征在于：所述补偿电路模块由第四NMOS管MN₄组成，第四NMOS管MN₄的漏极与源极相连并接地，第四NMOS管MN₄的栅极与第一NMOS管的MN₁栅极、第三NMOS管的MN₃的漏极、第六PMOS管的MP₆漏极相连。