1.一种高阶温度补偿的带隙基准电路，包括电压调整电路和带隙基准电路，其特征在于，所述带隙基准电路包括第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)、二极管(D1)、第一三极管(Q1)、第二三极管(Q2)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)和第九电阻(R0)；
第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)的源极相连并作为带隙基准电路的输出端输出电压信号(VREF)，第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)的栅极相连并连接第一三极管(Q1)的集电极，第六PMOS管(MP6)的漏极与栅极互连；第一三极管(Q1)的基极通过第九电阻(R0)后与第二三极管(Q2)的基极连接，第二三极管(Q2)的集电极连接第七PMOS管(MP7)的漏极；第一三极管(Q1)的发射极通过第一电阻(R1)后连接第二三极管(Q2)的发射极；第二电阻(R2)接在第二三极管(Q2)的发射极和地(GND)之间；第三电阻(R3)接在第二三极管(Q2)的基极和地(GND)之间；第二三极管(Q2)的基极通过第四电阻(R4)和第五电阻(R5)的串联结构后与第八PMOS管(MP8)的源极连接；二极管(D1)的正向端接第八PMOS管(MP8)的漏极，其负向端接第四电阻(R4)和第五电阻(R5)的串联点。
2.根据权利要求1所述的高阶温度补偿的带隙基准电路，其特征在于，所述电压调整电路包括第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MPS1)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MNS1)、第五NMOS管(MNS2)、第六NMOS管(MNS3)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第三三极管(Q3)、第四三极管(Q4)、第五三极管(Q5)、第一电容(C1)和第二电容(C2)；
第一PMOS管(MP1)、第二PMOS管(MP2)和第三PMOS管(MP3)的源极连接电源电压(VCC)，第一PMOS管(MP1)的栅极连接偏置电压(VB)，第一PMOS管(MP1)的漏极连接第六PMOS管(MPS1)的源极，第六PMOS管(MPS1)的栅极与第四NMOS管(MNS1)的栅极相连并连接使能信号一(UVLO)，第四NMOS管(MNS1)的漏极连接第一NMOS管(MN1)、第二NMOS管(MN2)的栅极和第五NMOS管(MNS2)的漏极，第五NMOS管(MNS2)的栅极连接使能信号二(UVP)，第六PMOS管(MPS1)的漏极连接第一NMOS管(MN1)的漏极，第二NMOS管(MN2)的漏极连接第二PMOS管(MP2)的漏极和栅极以及第三PMOS管(MP3)的栅极，第四NMOS管(MNS1)、第五NMOS管(MNS2)、第一NMOS管(MN1)和第二NMOS管(MN2)的源极接地(GND)；第三PMOS管(MP3)的漏极连接第三三极管(Q3)的基极、第五三极管(Q5)的集电极和第六NMOS管(MNS3)的漏极，第六NMOS管(MNS3)的栅极接信号(LH43)，第一电容(C1)接在第六NMOS管(MNS3)的漏极和地(GND)之间；第三三极管(Q3)的发射极接第六电阻(R6)的一端和第四三极管(Q4)的基极，第六电阻(R6)的另一端接第四三极管(Q4)的发射极、第五三极管(Q5)的基极和第五PMOS管(MP5)的源极，第三三极管(Q3)和第四三极管(Q4)的集电极接电源电压(VCC)；第五三极管(Q5)的发射极接第四PMOS管(MP4)的源极，第二电容(C2)接在第四PMOS管(MP4)的栅极和地(GND)之间；第五PMOS管(MP5)的栅极和漏极互连并连接第三NMOS管(MN3)的栅极，第七电阻(R7)接在第五PMOS管(MP5)的漏极和地(GND)之间，第八电阻(R8)接在第三NMOS管(MN3)的漏极和电源电压(VCC)之间；第三NMOS管(MN3)的源极、第四PMOS管(MP4)的漏极和第六NMOS管(MNS3)的源极接地(GND)；第四三极管(Q4)的发射极连接所述带隙基准电路中第六PMOS管(MP6)的源极，第四PMOS管(MP4)的栅极连接所述带隙基准电路中第二三极管(Q2)的集电极。
3.根据权利要求2所述的高阶温度补偿的带隙基准电路，其特征在于，所述电压调整电路中第四三极管(Q4)的发射极输出信号(VREF_CTRL)，表示输出电压(VREF)上电标志信号，其在电路系统正常工作时为低电平，电路系统关断时为高电平。
4.根据权利要求2所述的高阶温度补偿的带隙基准电路，其特征在于，所述电压调整电路的使能信号一(UVLO)为电源(VCC)的欠压信号，欠压时为高电平；使能信号二(UVP)为输出电压(VREF)的欠压信号，欠压时为高电平；两个使能信号控制电路系统的开启和关断：使能信号一(UVLO)为高或者使能信号二(UVP)为高时，整个电路系统将关断，只有当使能信号一(UVLO)和使能信号二(UVP)都为低时电路系统正常工作。
5.根据权利要求2所述的高阶温度补偿的带隙基准电路，其特征在于，所述电压调整电路中第六NMOS管(MNS3)的栅极输入信号(LH43)为使能信号一(UVLO)和使能信号二(UVP)做或运算得到。
6.根据权利要求1和权利要求2所述的高阶温度补偿的带隙基准电路，其特征在于，所述带隙基准电路内的第二三极管(Q2)与所述电压调整电路内的第四PMOS管(MP4)和第五三极管(Q5)形成负反馈环路稳定输出电压(VREF)。