技术总结
本公开涉及时钟发生电路的重新配置。公开了可以包括时钟和同步信号的生成的同步数字系统的实施例。多个可用时钟信号当中任何一个都可被选择用作主时钟，而不会造成同步数字系统中由时钟引起的错误。时钟信号可以自动地或者通过编程选择。时钟发生电路可以生成最初被用作主时钟的时钟信号。通过首先选择可用时钟信号当中另一个用作主时钟，时钟发生电路可以被动态地重新配置，而不中断同步数字系统的操作。
技术研发人员：C·S·多布斯;M·R·特罗西诺;K·R·福克纳;C·L·施雷佩尔
受保护的技术使用者：相干逻辑公司
文档号码：201380065370
技术研发日：2013.12.13
技术公布日：2018.05.18