元MCO的源极侧的选择晶体管TS。每个选择晶体管TD的漏极连接至其所对应的I条位线GBL，而选择晶体管TS的源极连接至共同源极线SL。
[0082]存储器单元MCi的控制栅极连接至字线WLi。选择晶体管TD和TS的栅极分别连接至与字线WLi平行延伸的选择栅极线S⑶和SGS。在字线选择电路160根据行地址Ax选择存储器区块的时候，会通过该存储器区块的选择栅极线SGS、SGD选择性地驱动选择晶体管 TD、TS。
[0083]传统上存储器单元具有一金氧半导体(Metal Oxide Semiconductor, M0S)结构，该MOS结构包括形成于P阱内的N型扩散区域所构成的源极/漏极、形成于源极/漏极之间的通道上的穿隧氧化膜(tunnel oxide film)、形成于穿隧氧化膜上的浮动栅极(电荷蓄积层)以及在浮动栅极上通过介电层形成的控制栅极。在浮动栅极中没有蓄积电荷时，也就是写入数据“I”时，阈值处于负值且存储器单元为正常开启(normally on)。在浮动栅极中有蓄积电荷时，也就是写入数据“O”时，阈值朝正值方向偏移且存储单元为正常关闭(normally off)。
[0084]图4为快闪存储器的各种操作中所施加的偏压电压的一范例的示意图。在读出操作中，施加一特定正电压于位线，施加一特定电压(例如0V)于所选择的字线(选择字线)，施加脉冲电压Vpass (例如4.5V)于非选择字线，施加正电压(例如4.5V)于选择栅极线SGD和SGS，开启位线选择晶体管TD和源极线选择晶体管TS，并施加OV于共同源极线SL。在程序化(写入)操作中，施加高电压的程序化电压Vpix)g(15?20V)于所选择的字线，施加中间电位的电压(例如10V)于非选择字线，开启位线选择晶体管TD，关闭源极线选择晶体管TS，并将对应于数据“O”或“I”的电位供给至位线GBL。在抹除操作中，施加OV于区块内的选择字线，施加高电压(例如20V)于P阱，将浮动栅极的电子拉至基板而以区块为单位抹除数据。
[0085]图5为包括本实施例的快闪存储器的系统的一范例的不意图。如图5所不,系统200包括主机装置210以及连接至主机装置210的存储器模块220。主机装置210并未特别限定，但其可为电脑、数码相机、打印机等电子设备或搭载于芯片组的芯片。存储器模块220包括与图1所示的存储器控制器14具有相同功能的存储器控制器230以及快闪存储器100。存储器控制器230控制主机装置210与快闪存储器100之间的数据传送。
[0086]以下说明快闪存储器的地址信息设定。一开始，为了将启动时最初读出的地址信息设定至快闪存储器，由主机装置执行使用者指令。图6所示为地址信息的设定操作的流程图。
[0087]首先，开始用来程序化来自主机装置210的地址信息的指令(步骤S100)。此指令为使用者所使用的使用者指令，与一般程序化开始指令(80h、81h、85h)的程序不同。当开始程序化地址信息的指令时，主机装置210对快闪存储器100发送预设的指令以及外部控制信号，以将系统启动时最初读出的地址信息设定至快闪存储器100。
[0088]接着，使用者指定启动时最初读出的地址信息并输入所指定的启动时最初读出的地址信息(步骤S102)。在一较佳实施例中，地址信息包括存储器阵列110内的页面地址。可由使用者指定的页面地址位于存储器阵列110中的区域内。主机装置210中的输入地址信息通过存储器控制器230暂时保存于例如快闪存储器100的数据暂存器140。
[0089]接着，由主机装置210执行程序化确认指令(步骤S104)。回应此指令的执行，快闪存储器100进行地址信息的程序化。在一较佳实施例中，控制器150将保存于数据暂存器140中的地址信息程序化至快闪存储器启动时必须存取或参照的组态暂存器(Configurat1n Register, CR)。图7为组态暂存器的一组成例，组态暂存器240将从主机装置210接收的页面位置存储于地址存储区域242，并将表示存储页面地址事件的旗标(flag)，例如“ I ”，存储于旗标区域244。另一方面，在页面地址未被程序化的情况下，旗标保持为“O”。
[0090]组态暂存器240为设定快闪存储器100的操作信息的暂存器，举例而言，在组态暂存器240的其他区域中设定有快闪存储器启动时所必须的信息。举例而言，在半导体晶片(wafer)阶段检测所选择的芯片或测试用元件的电路特性，然后存储用来根据上述检测结果设定快闪存储器的操作的调整码(trimming code)或调整位阶(trimming level)。在一般操作下，使用者不能看见组态暂存器240的存储内容，但可通过执行特定模式或指令确认存储内容。在一较佳实施例中，控制器150包括用于回应主机装置210执行使用者指令而将页面地址程序化至组态暂存器的韧件或状态机器(state machine)等。
[0091]接着，参照图8的流程图说明系统启动时快闪存储器的数据自动传送。当图5所示的系统200启动时，开启快闪存储器100的电源(步骤S200)，控制器150执行电源开启流程(power up sequence)。在一较佳实施例中，控制器150包括执行电源开启流程的程序或状态机器。在电源开启流程中，控制器150存取组态暂存器240，检查(确认)设定于旗标区域244的旗标，以决定接下来的内部操作。若启动(boot up)的页面地址并未被程序化，也就是说，若旗标为“0”，则快闪存储器100进行与往常相同的启动，等待来自主机装置210的最初指令的输入(步骤S204)。
[0092]另一方面，若旗标被设定为“1”，由于启动时最初读出的页面地址已被程序化，控制器150执行内部指令“00h” (步骤S206)，从组态暂存器240的地址存储区域242读出页面地址(步骤S208)，将所读出的页面地址设定至地址暂存器130(步骤S210)。然后，控制器150执行内部指令“30h” (步骤S212)。回应于控制器150执行内部指令“30h”，字线选择电路160选择页面地址，所选择的页面地址的页面数据被传送至页面缓冲器170(步骤S214)。传送至页面缓冲器170的页面数据，也就是启动的数据，通过回应读出用时脉信号RE#的触发(toggle)，从输入/输出缓冲器120输出至存储器控制器230或主机装置210 (步骤 S216)。
[0093]图9为图8的流程图的模式表示。如图9所示，检查组态暂存器240的旗标的二进位值(操作I)，若旗标为“ I ”，则读出页面地址M (操作2)，然后将页面地址M保存于地址暂存器130 (操作3)。接着，执行读出确认指令(操作4)，读出页面地址M的页面数据并传送至页面缓冲器170 (操作5)。
[0094]通过本实施例，启动时或开启电源时，快闪存储器可在内部设定读出指令以及页面地址，页面地址的数据会被自动传送至页面缓冲器并从页面缓冲器输出，因此，系统可省略指令、地址输入以及初次读出忙碌(tR)的检测，减少系统启动时最初读出的等待时间。
[0095]除此之外，由于启动时最初读出的页面地址可设定至任何属于使用者区域的地方，因此可扩大地址映射的自由度。通过执行图6所示的使用者指令，被程序化至组态暂存器的页面地址可任意替换为其他页面地址。举例而言，当快闪存储器的存储器阵列发生缺陷时，为了避免用到发生缺陷的区块，可变更启动时的读出页面地址。
[0096]在上述实施例中虽然以将包括页面地址以及旗标的地址信息程序化至组态暂存器为例，但地址信息并不局限于被程序化至组态暂存器，也可被程序化至在电源开启流程中控制器150所存取或参照的其他可非易失性覆写的暂存器。除此之外，存储于启动时最初读出的页面地址的启动数据可由使用者自由程序化。另外，在上述实施例中虽然以“00h”、“30h”作为快闪存储器所执行的内部读出指令的范例，但本发明并不局限于此，简言之，也可以是在电源开启流程中快闪存储器不从外部接收指令的前提下可根据内部读出指令读出设定至暂存器中的页面地址的指令或控制信号。另外，在上述实施例中虽然以存储器单元存储二值数据的快闪存储器为例，但本发明并不局限于此，举例而言，本发明也适用于存储器单元存储多值数据的快闪存储器。
[0097]上述详细说明了本发明的较佳实施例，但须注意的是，本发明并不限定于此特定的实施例。所属技术领域具有通常知识者可在不背离如权利要求所记载的本发明的精神与范围下可做出各种改变、取代和交替。
【主权项】
1.一种半导体存储装置，其特征在于，该存储装置包括: 一存储器阵列，由非易失性存储器单元所构成； 一设定单元，用以设定启动时最初读出的上述存储器阵列的页面地址；以及 一控制单元，执行一内部程序，以在启动时从上述设定单元读出页面地址，并根据所读出的页面地址将对应于所读出的页面地址的页面数据从上述存储器阵列传送至一页面缓冲器。
2.根据权利要求1所述的半导体存储装置，其特征在于，上述设定单元还设定用以识别是否已存储页面地址的识别信息，上述控制单元根据上述识别信息决定是否执行上述内部程序。
3.根据权利要求1所述的半导体存储装置，其特征在于，上述设定单元包括于启动时上述控制单元所存取的一暂存器，上述暂存器将页面地址存储于一预定区域。
4.根据权利要求3所述的半导体存储装置，其特征在于，上述暂存器还存储用以表示是否已存储页面地址的旗标信息。
5.根据权利要求1所述的半导体存储装置，其特征在于，上述设定单元回应一主机装置所执行的使用者指令而设定上述页面地址。
6.根据权利要求1所述的半导体存储装置，其特征在于，上述内部程序为开启上述半导体存储装置的电源时所执行的一电源开启流程，且上述内部程序包括读出指令的执行。
7.根据权利要求1所述的半导体存储装置，其特征在于，上述半导体存储装置为一快闪存储器。
8.一种系统启动方法，适用于包括一半导体存储装置以及一主机装置的一系统，其特征在于，该方法包括: 将启动时最初读出的存储器阵列的页面地址设定至上述半导体存储装置； 执行一内部程序，以在上述半导体存储装置启动时读出所设定的页面地址，并根据所读出的页面地址将对应于所读出的页面地址的页面数据从上述存储器阵列传送至一页面缓冲器。
9.根据权利要求8所述的系统启动方法，其特征在于，上述将启动时最初读出的存储器阵列的页面地址设定至上述半导体存储装置的步骤包括根据上述主机装置所执行的使用者指令将上述页面地址程序化至一暂存器。
【专利摘要】本发明提供了一种半导体存储装置和系统启动方法，该半导体存储装置包括：一存储器阵列，由非易失性存储器单元所构成；一设定单元，用以设定启动时最初读出的上述存储器阵列的页面地址；以及一控制单元，执行一内部程序，以在启动时从上述设定单元读出页面地址，并将根据所读出的页面地址从上述存储器阵列读出的页面数据传送至页面缓冲器。通过设定启动时最初读出的页面地址并将启动时页面地址的页面数据自动传送至页面缓冲器，可缩短系统的启动时间。此外，通过变更页面地址的设定，可扩大地址映射的自由度。
【IPC分类】G06F11-22
【公开号】CN104750584
【申请号】CN201310745980
【发明人】神永雄大
【申请人】华邦电子股份有限公司
【公开日】2015年7月1日
【申请日】2013年12月26日