读出电路及半导体装置制造方法
【专利摘要】本发明将读出电路构成为：在读出期间在第1锁存电路和第2锁存电路保持相反的数据，并能够利用由于静电等噪声导致该数据沿相同方向反转的情况来检测所保持的数据的异常。从而提供能够对所保持的数据因静电等噪声而反转的情况进行检测的读出电路。
【专利说明】读出电路及半导体装置
【技术领域】
[0001]本发明涉及读出并保持半导体存储元件的数据的读出电路及半导体装置，更详细而言涉及具备对由于静电等噪声导致保持的数据反转的情况进行检测的功能的读出电路。
【背景技术】
[0002]图3中示出现有的读出半导体存储元件的数据的读出电路的电路图。现有的读出电路具备第I开关32、第2开关33和锁存电路34。存储元件31例如是非易失性半导体存储器。
[0003]第I开关32连接于存储元件31和读出端子OUT之间，受控制信号Φ I控制。第2开关33连接于读出端子OUT和接地端子之间，受控制信号Φ2控制。锁存电路34连接于读出端子OUT。
[0004]现有的读出电路如以下那样将存储元件31的数据读出至读出端子OUT并在锁存电路34保持该数据。
[0005]首先，通过第2开关33，初始化读出端子OUT的电压和锁存电路34的数据。接着，第I开关32导通，由此存储元件31的数据输出至读出端子OUT。同时，锁存电路34保持存储元件31的数据。而且，第I开关32断开后，存储元件31的数据也输出至读出端子OUT(例如，参照专利文献I)。
[0006]专利文献1:日本特开2010-192039号公报。
【发明内容】
[0007]然而，在现有的读出电路中存在着这一课题，即:在锁存电路34保持存储元件31的数据之后，在由于静电等噪声导致数据反转的情况下，没有检测该情况的手段，从而错误的数据继续从读出端子OUT输出。
[0008]本发明是为了解决以上那样的课题而设计的，提供即使在由于静电等噪声导致锁存电路34的数据反转的情况下，也不继续从读出端子OUT输出错误数据的读出电路及半导体装置。
[0009]为了解决上述课题，本发明以如下方式构成读出电路:在读出期间在第I锁存电路和第2锁存电路保持相反的数据，并能够利用由于静电等噪声导致该数据沿相同方向反转来检测保持的数据的异常。
[0010]依据本发明的读出电路，即使在由于静电等噪声导致锁存电路的数据反转的情况下，也能够对该情况进行检测，因此错误数据不继续从输出端子OUT输出，从而能够提供可靠性高的半导体装置。
【专利附图】
【附图说明】
[0011]图1是示出本实施方式的读出电路的电路图。
[0012]图2是示出本实施方式的读出电路的动作的时间图。[0013]图3是现有的读出电路的电路图。
[0014]附图标记说明
11、12锁存电路；31存储元件；34锁存电路。
【具体实施方式】
[0015]图1是示出本实施方式的读出电路的电路图。本实施方式的读出电路I具备第I锁存电路11、第2锁存电路12、第I开关13、第2开关14、反相器15a、15b、15c、NOR电路
16、第3开关17、第4开关18和XNOR电路20。
[0016]第I锁存电路11连接于第I节点NI。第I开关13连接于第I节点NI和输入端子IN之间，受控制信号Φ I控制。第2开关14连接于第I节点NI和接地端子之间，受控制信号Φ2控制。反相器15a的输入端子连接于第I节点NI。在反相器15b的输入端子连接有反相器15a的输出端子,反相器15b的输出端子连接于输出锁存电路11的数据的输出端子OUT。在NOR电路16的一个输入端子连接有反相器15a的输出端子，在NOR电路16的另一个输入端子输入控制信号Φ1。第3开关17连接于第2节点N2和电源端子之间，受控制信号Φ2的反转控制信号Φ2Χ控制。第4开关18连接于第2节点N2和接地端子之间，受NOR电路16的输出端子(第3节点N3)的信号控制。反相器15c的输入端子连接于第2节点N2。在作为检测电路的XN0R20的一个输入端子连接有反相器15b的输出端子(第4节点N4)，在XN0R20的另一个输入端子连接有反相器15c的输出端子，XN0R20的输出端子连接于检测端子DET。检测端子DET是将表示锁存电路的数据异常的检测信号进行输出的端子。
[0017]本实施方式的读出电路I在输入端子IN连接有例如非易失性半导体存储器，通过控制信号Φ1及Φ 2将其数据读入至第I锁存电路11及第2锁存电路12，并将其数据输出至连接于输出端子OUT的后级电路。另外，读出电路I对读入至第I锁存电路11的数据由于静电等噪声导致反转的情况进行检测，将该检测信号从检测端子DET输出至后级电路。在此，检测信号为低(Low)时表示锁存电路的数据异常。为了可靠性，后级电路以定期将半导体存储器的数据读出至读出电路I的方式进行控制。而且，当后级电路通过检测端子DET的检测信号检测出锁存电路的数据异常时，能以将半导体存储器的数据读出至读出电路I的方式进行控制。
[0018]图2是示出本实施方式的读出电路的动作的时间图。
[0019]在此，在输入端子IN输入有高(High)的数据的状态下，对读出电路的动作进行说明。
[0020]在时间TO处，全部信号维持前次的定期读出的状态。时间Tl至时间T4是定期读出期间。然后，在时间T5示出对半导体装置施加静电等噪声，第I锁存电路11的数据反转的状态。
[0021]到时间Tl时，控制信号Φ1变为高，第2开关14闭合使第I节点NI初始化(低)，第I锁存电路11的数据也变为低。第I节点NI变为低时，反相器15a输出高，反相器15b输出低，输出端子OUT输出低。由于输入的控制信号Φ2和反相器15a的输出信号都为高，所以NOR电路16在输出端子(第3节点N3)输出低。因此，第4开关18断开。由于控制信号Φ2Χ是控制信号Φ2的反转信号所以其为低，第3开关17闭合使第2节点N2初始化(高)，第2锁存电路12的数据也变为高。第2节点N2变为高时，反相器15c的输出(第4节点N4)变为低。由于输出端子OUT和第4节点N4都为低，所以XNOR电路20从输出端子输出高，检测端子DET的检测信号维持高。
[0022]在时间T2处，控制信号Φ 2变为低，控制信号Φ2Χ变为高时，第2开关14和第3开关17断开。由于第I锁存电路11，第I节点NI保持低。另外，由于第2锁存电路12，第2节点N2保持高。
[0023]到时间T3时，控制信号Φ I变为低，第I开关13闭合，读出电路I将连接于输入端子IN的半导体存储器的数据读出至第I锁存电路11。在此，由于输入至输入端子IN的数据为高，所以第I节点NI变为高，第I锁存电路11的数据也变为高。第I节点NI变为高时，反相器15a输出低，反相器15b输出高，输出端子OUT输出高。由于输入的控制信号Φ2和反相器15a的输出信号都为低，所以NOR电路16在输出端子(第3节点N3)输出高。因此，第4开关18闭合，使第2节点N2和第2锁存电路12的数据为低。第2节点N2变为低时，反相器15c的输出(第4节点N4)变为高。由于输出端子OUT和第4节点N4都为高，所以XNOR电路20从输出端子输出高，检测端子DET的检测信号维持高。
[0024]到时间T4时，控制信号Φ1变为高，第I开关13断开。由于第I锁存电路11，第I节点NI保持高。另外，由于NOR电路16的输出变为低，所以第4开关18断开，然而由于第2锁存电路12，第2节点N2保持低。
[0025]以上说明的时间Tl至时间T4是读出电路I的读出期间的动作。
[0026]对在时间T5施加静电等噪声而锁存电路的数据反转时的动作进行说明。
[0027]由于静电等噪声，第I锁存电路11和第2锁存电路12存在数据反转的可能性。在此，由于第I锁存电路11和第2锁存电路12由相同的电路构成，所以如果数据反转则反转为相同的值。因此，在第I锁存电路11的数据从高反转为低的情况下，第2锁存电路12的数据不反转，而是保持低。
[0028]第I锁存电路11的数据反转为低时,反相器15a输出高,反相器15b输出低，输出端子OUT输出错误的数据低。此时，由于第2锁存电路12的数据保持为低，所以第4节点N4为高。由于输出端子OUT的数据为低并且第4节点N4为高，所以XNOR电路20从输出端子输出低，检测端子DET的检测信号变为低。
[0029]如以上说明的那样，本实施方式的读出电路I能对锁存电路的数据反转的情况进行检测，并输出检测端子DET的检测信号(低)。因此，连接于后级的电路能够检测锁存电路的异常，所以能通过对控制信号Φ1、Φ2进行控制，以将半导体存储器的数据读出至读出电路I的方式进行控制。
[0030]此外，在本实施方式中，虽然对输入至输入端子IN的数据为高的情况进行了说明，但即使在数据为低或者为高阻(H1-Z)的情况下，读出电路I也同样能够检测锁存电路的异常。
[0031]另外，在本实施方式的读出电路I中，优选第I锁存电路11和第2锁存电路12使用相同的电源线并且邻接配置，这是为了使其因静电等噪声而沿相同方向反转。另外，优选锁存电路和各开关的结构、配置相同。
[0032]另外，本实施方式的读出电路I的电路结构是一个示例，只要构成电路以使在读出期间在第I锁存电路11和第2锁存电路12保持相反的数据、并能够利用由于静电等噪声导致该数据沿相同方向反转的情况来检测所保持的数据的异常即可，而不限于该电路结构。
【权利要求】
1.一种读出电路，具备:读出输入端子的数据的第I开关、保持所述第I开关所读出的数据的第I锁存电路、初始化所述第I锁存电路的数据的第2开关、以及输出所述第I锁存电路的数据的输出端子，其特征在于，所述读出电路还具备: 第2锁存电路，保持对所述第I锁存电路的数据进行过反转的数据；以及 检测电路，检测所述第I锁存电路的数据和所述第2锁存电路的数据中的哪一个反转的数据异常， 其中，当所述检测电路检测到数据异常时，从检测端子输出检测信号。
2.如权利要求1所述的读出电路，其特征在于，具备: 第3开关，将所述第2锁存电路初始化为对所述第I锁存电路的初始数据进行过反转的数据；以及 第4开关，在所述第I锁存电路所保持的数据和所述第2锁存电路的初始数据相同的情况下，对所述第2锁存电路的数据进行反转。
3.如权利要求1所述的读出电路，其特征在于，所述第I锁存电路和所述第2锁存电路使用相同的电源线并且邻接配置。
4.如权利要求2所述的读出电路，其特征在于，所述第I锁存电路和所述第2锁存电路使用相同的电源线并且邻接配置。
5.一种半导体装置，具备: 存储元件，连接于所述输入端子；以及 如权利要求1至4的任一项所述的读出电路，保持从所述存储元件读出的数据，并且检测所述保持的数据的异常。
【文档编号】G11C16/26GK103680630SQ201310443051
【公开日】2014年3月26日 申请日期:2013年9月26日 优先权日:2012年9月26日
【发明者】渡边考太郎, 见谷真 申请人:精工电子有限公司