一种阻变存储器读出电路的制作方法
【专利摘要】本发明属于存储器【技术领域】，公开了一种阻变存储器读出电路，包括：预充电电路，用于对阻变存储器的位线进行预充电；第一电流镜电路，将位线上的存储单元电流镜像放大输出，并实现由电流向电压的转换；输出放大电路，将第一电流镜电路输出的电压放大输出；缓冲器经过反相器，连接在所述输出放大电路的输出端，稳定输出信号；其中，所述第一电流镜电路输出支路包括多个并联且片外可控的MOS管，用于调节电流的放大倍数。本发明简化了电路结构，降低了整体电路的功耗和面积；采用可通过片外控制进行编程的灵敏放大器针对不同工艺和阻变材料，都可以根据具体情形去调整关于可变电阻上电流的放大倍数进而准确无误的针对各种材料和工艺去读取存储单元里的数据。
【专利说明】—种阻变存储器读出电路
【技术领域】
[0001]本发明涉及存储器【技术领域】，特别涉及一种阻变存储器读出电路。
【背景技术】
[0002]阻变存储器RRAM具有高速、高密度、低功耗、高可擦写次数和高可靠性等优势，成为下一代非挥发型存储技术研究的热点。
[0003]灵敏放大器作为存储器中关键的模拟电路，对读出电路的性能起着决定性的作用，进而决定了整个存储器的整体性能。RRAM存储器由于其特有的结构特点，为单端读出结构，所以就要求为灵敏放大器电流提供一个稳定的参考电流，然而，现有的参考电流电路受工艺、温度等因素的影响并不稳定，严重影响了读取的准确度和可靠性。同时引入的外部参考电路无法广泛适应复杂多变的阻变材料和工艺条件，因此，适应性与读写速度较低。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种提高阻变存储器读取准确度和可靠性的读出电路；同时适用于不同存储材料形成的不同阻值范围。
[0005]为解决上述技术问题，本发明提供了一种阻变存储器读出电路，包括:
[0006]预充电电路，用于对阻变存储器的位线进行预充电；
[0007]第一电流镜电路，将位线上的存储单元电流镜像放大输出，并实现由电流向电压的转换；
[0008]输出放大电路，将第一电流镜电路输出的电压放大输出；
[0009]缓冲器，连接在所述输出放大电路的输出端，稳定输出信号；
[0010]其中，所述第一电流镜电路输出支路包括多个并联且尺寸可调的MOS管，用于调节电流的放大倍数。
[0011]进一步地，所述预充电电路包括:反相器以及第一 MOS管；
[0012]所述反相器的输出端与所述第一 MOS管的栅极相连，所述反相器的输入端与所述第一 MOS管的输出端相连；
[0013]所述第一 MOS管的输出端与所述存储单元的位线相连，所述第一 MOS管的输入端与所述第一电流镜电路的输入支路相连。
[0014]进一步地，所述第一电流镜电路包括:
[0015]输入支路，通过所述预充电电路与所述存储单元位线相连，获取位线电流；
[0016]输出支路，将所述输入支路的电流镜像放大输出；
[0017]其中，所述输出支路的多个并联MOS管的输出端均设置控制开关，用于控制所连接MOS管的通断。
[0018]进一步地，所述多个并联的MOS管的尺寸均不相同。
[0019]进一步地，所述输出支路通过一个阻性负载MOS管接地；
[0020]其中，所述输出支路与所述阻性负载MOS管的输入端相连，所述阻性负载MOS管的栅极连接外部控制信号SENSE_ON，所述阻性负载MOS管的源端接地。
[0021]进一步地，所述输出放大电路包括:放大MOS管、开关MOS管以及第二电流镜电路；
[0022]所述放大MOS管的栅极与所述阻性负载MOS管的输入端相连，所述放大MOS管的输入端与所述第二电流镜电路的输出支路相连，所述放大MOS管的源端接地；
[0023]所述第二电流镜电路的输入支路连接偏置电流，所述第二电流镜电路的输出支路输出端连接缓冲器，向下级电路输出电压信号；
[0024]所述开关MOS管的栅极连接外部控制信号SENSE_0FF，输入端连接所述缓冲器的输入端，所述开关MOS管的源端接地。
[0025]进一步地，所述缓冲器buffer的输出端接反相器invl ;所述的反相器invl的输出端输出比较结果Vout。
[0026]本发明提供的阻变存储器读出电路通过片外控制信号调节镜像存储单元通路上电流的倍数，扩大读出电路的检测范围，适应不同存储材料的阻变单元形成的电阻范围，增强读出电路的灵敏度，提高了电路的灵活性。同时存储单元的电流可以直接被检测输出，通过与电路本身晶体管阈值的比较输出逻辑电平，无需使用额外的参考电流源，节省了整体电路的功耗和面积；同时大大提高了可靠性。
【专利附图】
【附图说明】
[0027]图1为本发明实施例提供的阻变存储器读出电路结构示意图。
【具体实施方式】
[0028]参见图1，本发明实施例提供的一种阻变存储器读出电路，包括:
[0029]预充电电路，用于对阻变存储器的位线进行预充电；
[0030]第一电流镜电路，将位线上的存储单元电流镜像放大输出，并实现由电流向电压的转换；
[0031]输出放大电路，将第一电流镜电路输出的电压放大输出；
[0032]缓冲器，连接在所述输出放大电路的输出端，稳定输出信号；
[0033]其中，第一电流镜电路输出支路包括多个并联且尺寸可调的MOS管，用于调节电流的放大倍数。
[0034]本实施例中，第一电流镜电路包括:
[0035]输入支路，通过预充电电路与存储单元位线相连，获取位线电流；
[0036]输出支路，将输入支路的电流镜像放大输出；
[0037]其中，输出支路的多个并联MOS管的输出端均设置控制开关，用于控制所连接MOS管的通断。
[0038]具体包括:M0S管P1、M0S管P2、M0S管P3、M0S管P4以及MOS管P5 ;其中，MOS管Pl作为输入支路与预充电电路相连，获取位线电流；M0S管P2、M0S管P3、M0S管P4以及MOS管P5并联构成输出支路，将位线电流Icell镜像放大η倍输出；其中放大倍数η与并联结构的尺寸有关，根据实际需要自行设置即可，同时在输出支路的每一个MOS管输出端设置控制开关Enl?Εη4，根据实际需要选择性将与之相连的MOS管接入输出支路，从而调整放大倍数。
[0039]为了扩大放大倍数的取值范围，提升读出电路检测范围和灵敏度，MOS管P2、MOS管P3、MOS管P4以及MOS管P5均不相同，扩大尺寸组合的选择性，进而扩大放大倍数η的选择性，进而增强读取的可靠性和灵敏度。
[0040]输出支路通过一个阻性负载MOS管Ν2接地，输出支路与阻性负载MOS管Ν2的漏端相连，阻性负载MOS管Ρ2的栅极连接外部控制信号SENSE_0N，阻性负载MOS管的源端接地，实现电流向电压的转换，从而将第一电流镜电路输出的镜像电流nlcelI转换为电压信号VI，用于控制放大MOS管N3。
[0041]本实施例中，预充电电路用于实现对位线的预充电，提升读取速度；同时，鉴于读出电路本身属于放大器电路结构，为了限制存储单元的循环衰退，预充电电压稳定在电源电压以下。
[0042]本实施例提供的预充电电路具体包括:反相器invO以及第一 MOS管Pl ;反相器invO通过第一 MOS管NI控制位线，对位线进行预充电。同时，反相器将Pl与NI隔开，从而使得位线上的电势仅取决于预充电电路，避免外部电路的干扰，保证读取准确度。
[0043]输出放大电路包括:放大MOS管N3、开关MOS管N4以及第二电流镜电路。
[0044]第二电流镜电路的输入支路P7连接偏置电流Ibias，第二电流镜电路的输出支路P6输出端连接缓冲器Buffer，向下级电路输出电压信号V2 ；
[0045]放大MOS管的源端接地，放大MOS管N3的栅极与阻性负载MOS管N2的输入端相连，从而通过阻性负载N2控制放大MOS管的导通和关断；放大MOS管N3的输入端与第二电流镜电路的输出支路相连，从而在经第二电流镜电路镜像放大m倍输出的mlbias偏置电流的配合下实现位线放大电压Vl的输出放大，读取存储单元的状态；
[0046]开关MOS管N4的栅极连接外部控制信号SENSE_0FF，输入端连接缓冲器的输入端，开关MOS管N4的源端接地，通过外部控制信号实现读出电路的控制。
[0047]在本发明实施例中，RRAM存储器在Set操作过程中，阻变单元由高阻变为低阻，读操作时流经存储单元的电流较大，读出电路读出“I” ;在Reset操作过程中，阻变单元由低阻变为低高阻，读操作时流经存储单元的电流较小，读出电路读出“O”。整个电路的阈值点可以通过调节晶体管的尺寸来获得，即通过外部控制时序对第一镜像电流电路中的Enl?En4的编程控制，实现阈值的调节控制。
[0048]具体说来，当灵敏放大器工作时，外部控制信号SENSE_0N被设置成高电平，SENSE_0FF被设置成低电平；此时电流流过NI和Pl，并开始对位线进行充电。若存储单元的状态为低阻，位线电流Icell较大，P2必须驱动一个大小为nlcell的大电流，P2的输入端电势很高，电压Vl的变化被输出级放大，电压V2随之降低，经过缓冲器buffer和反相器invl，输出端Vout输出为“I”。若存储单元的状态为高阻，位线电流Icell较小，P2的驱动电流比较小，阻性负载P2的输入端电势较低，从而电压Vl降低，电压V2增加，经过缓冲器buffer和反相器invl,输出端Vout输出为“O”。
[0049]本实施例中，MOS管Pl?P7均为P型MOS管；M0S管NI?N4为N型MOS管。必须言明的是，管型可根据实际需要做多种组合，并不严格限定本实施例电路结构。
[0050]本发明不需要额外产生参考电流，通过读出电路中晶体管的阈值控制实现逻辑输出，替代现有方法中采用参考电源实现逻辑读出的方式，电路结构简单，降低了整体电路的功耗，减小了面积。另外，不同阻变材料的阻值分布范围不同，本发明针对这一现象采用片外可编程技术，使电流放大倍数可调，在不同的存储单元电流下均可实现比较功能。同时，本发明中加入了预充电电路，具有较快的读出速度。最后所应说明的是，以上【具体实施方式】仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
【权利要求】
1.一种阻变存储器读出电路，其特征在于，包括: 预充电电路，用于对阻变存储器的位线进行预充电； 第一电流镜电路，将位线上的存储单元电流镜像放大输出，并实现由电流向电压的转换； 输出放大电路，将第一电流镜电路输出的电压放大输出； 缓冲器经过反相器，连接在所述输出放大电路的输出端，稳定输出信号； 其中，所述第一电流镜电路输出支路包括多个并联且尺寸可调的MOS管，用于调节电流的放大倍数。
2.如权利要求1所述的阻变存储器读出电路，其特征在于，所述预充电电路包括:反相器以及第一 MOS管； 所述反相器的输出端与所述第一 MOS管的栅极相连，所述反相器的输入端与所述第一MOS管的输出端相连； 所述第一 MOS管的输出端与所述存储单元的位线相连，所述第一 MOS管的输入端与所述第一电流镜电路的输入支路相连。
3.如权利要求1所述的阻变存储器读出电路，其特征在于，所述第一电流镜电路包括: 输入支路，通过所述预充电电路与所述存储单元位线相连，获取位线电流； 输出支路,将所述输入支路的电流镜像放大输出； 其中，所述输出支路的多个并联MOS管的输出端均设置控制开关，用于控制所连接MOS管的通断。
4.如权利要求3所述的阻变存储器读出电路，其特征在于:所述多个并联的MOS管的尺寸均可不相同。
5.如权利要求3所述的阻变存储器读出电路，其特征在于:所述输出支路通过一个阻性负载MOS管接地； 其中，所述输出支路与所述阻性负载MOS管的输入端相连，所述阻性负载MOS管的栅极连接外部控制信号SENSE_0N，所述阻性负载MOS管的源端接地。
6.如权利要求5所述的阻变存储器读出电路，其特征在于，所述输出放大电路包括--放大MOS管、开关MOS管以及第二电流镜电路； 所述放大MOS管的栅极与所述阻性负载MOS管的输入端相连，所述放大MOS管的输入端与所述第二电流镜电路的输出支路相连，所述放大MOS管的源端接地； 所述第二电流镜电路的输入支路连接偏置电流，所述第二电流镜电路的输出支路输出端连接缓冲器，向下级电路输出电压信号； 所述开关MOS管的栅极连接外部控制信号SENSE_0FF，输入端连接所述缓冲器的输入端，所述开关MOS管的漏端接缓冲器，源端接地。
7.如权利要求1所述的阻变存储器读出电路，其特征在于:所述缓冲器buffer的输出端接反相器invl ;所述的反相器invl的输出端输出比较结果Vout。
【文档编号】G11C13/00GK104252879SQ201410502616
【公开日】2014年12月31日 申请日期:2014年9月26日 优先权日:2014年9月26日
【发明者】姚穆, 鲁岩, 张锋 申请人:中国科学院微电子研究所