技术总结
本发明公开了一种相变存储裸阵列的选址系统，用于在对相变存储阵列进行性能测试时提供选址控制；包括行选择电路、行控制电路、列选择电路和列控制电路；行控制电路的一端与所述行选择电路连接，行控制电路的另一端用于与相变存储阵列连接；列控制电路的一端与列选择电路连接，列控制电路的另一端用于与相变存储阵列连接；工作时，行选择电路和列选择电路均与半导体特性分析仪连接，半导体特性分析仪用于提供相变存储阵列测试所需的测试信号和激励信号；通过行选择电路和列选择电路实现多路复用高速模拟通道的选通，通过二进制地址码选择所述相变存储阵列的行地址和列地址。
技术研发人员：程晓敏;李佳灿;丁格格;刘畅;童浩;缪向水
受保护的技术使用者：华中科技大学
文档号码：201610470708
技术研发日：2016.06.23
技术公布日：2016.11.23