静态随机存取存储器存储单元的制作方法

本发明涉及半导体领域，特别是涉及一种静态随机存取存储器存储单元。

背景技术：

静态随机存取存储器staticrandom-accessmemory，sram是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。相对之下，动态随机存取存储器dram里面所储存的数据就需要周期性地更新。然而，当电力供应停止时，sram储存的数据还是会消失被称为volatilememory，这与在断电后还能储存资料的rom或闪存是不同的。

6tsingleportsrambitcell和8tdualportsrambitcell结构被广泛应用与sramip中。如何增大bitcell的writemargin来提高sramip性能是评价一个ip好坏的重要标准。在readmargin和writemargin两者需要tradeoff交替使用,在实际使用中两者之间兼顾比较困难。设计的产品中sram也有很小的一部分会存在写功能失效的情况，写功能失效情况不利于存储单元性能,也不利于器件小型化。

技术实现要素：

本发明要解决的技术问题是提供一种在提高写能力同时能保持读能力的静态随机存取存储器存储单元。

为解决上述技术问题，本发明提供的静态随机存取存储器sramip存储单元bitcell,包括：第一～第六mosm1～m6和驱动电路；

第一mosm1和第二mosm2第一连接端连接第一电平，第一mosm1第二连接端连接第二mosm2第三连接端、第三mosm3第二连接端、第五mosm5第二连接端和第六mosm6第三连接端，第二mosm2第二连接端连接第一mosm1第三连接端、第四mosm4第二连接端、第五mosm5第三连接端和第六mosm6第二连接端，第一mosm1衬底和第二mosm2衬底连接驱动电路，第三mosm3和第四mosm4第一连接端连接该存储单元位线bl，第三mosm3和第四mosm4第三连接端连接该存储单元字线wl，第五mosm5和第六mosm6第一连接端相连，第三～第六mos衬底连接地gnd；

其中，驱动电路能提供第一电平或第二电平，并提供写使能信号w_en。

进一步改进所述的静态随机存取存储器sramip存储单元bitcell,所述第一电平是预设高电平vdd，所述第二电平是预设倍数的第一电平。

进一步改进所述的静态随机存取存储器sramip存储单元bitcell,所述预设倍数是1.1倍。

进一步改进所述的静态随机存取存储器sramip存储单元bitcell,所述第一mosm1和第二mosm2是pmos。

进一步改进所述的静态随机存取存储器sramip存储单元bitcell,所述第一mosm1和第二mosm2的第一连接端是源极，第二连接端是漏极，第三连接端是栅极。

进一步改进所述的静态随机存取存储器sramip存储单元bitcell,所述第三mosm3、第四mosm4、第五mosm5和第六mosm6是nmos。

进一步改进所述的静态随机存取存储器sramip存储单元bitcell,所述第三mosm3、第四mosm4、第五mosm5和第六mosm6的第一连接端是源极，第二连接端是漏极，第三连接端是栅极。

进一步改进所述的静态随机存取存储器sramip存储单元bitcell,进行读操作read时，驱动电路输出第一电平，进行写操作write时，驱动电路输出第二电平。

当第一mosm1和第二mosm2的衬底为vdd时，存储单元正常工作，读能力正常不变。当第一mosm1和第二mosm2的衬底电压升高到110％vdd时，由于源结和漏结维持反向偏置，器件仍然能够正常工作，但由于由于体效应的影响，器件的vth会下降到更负的值(p型com)，导致p管的导通电流会下降，即p管相对稍微变弱一点，存储单元的写能力是通过第三mosm3或第四mosm4向内部写入低电平数据，p管的适当减弱，有利于提高写入能力。本发明能在提高静态随机存取存储器存储单元写能力同时能保持静态随机存取存储器存储单元读能力。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明的结构示意图。

附图标记说明

第一mosm1

第二mosm2

第三mosm3

第四mosm4

第五mosm5

第六mosm6

驱动电路mux

写使能信号w_en

预设高电平vdd

地gnd

字线wl

位线bl

具体实施方式

如图1所示，本发明提供的静态随机存取存储器sramip存储单元bitcell,包括：第一～第六mosm1～m6和驱动电路mux；

第一mosm1和第二mosm2第一连接端连接第一电平，第一mosm1第二连接端连接第二mosm2第三连接端、第三mosm3第二连接端、第五mosm5第二连接端和第六mosm6第三连接端，第二mosm2第二连接端连接第一mosm1第三连接端、第四mosm4第二连接端、第五mosm5第三连接端和第六mosm6第二连接端，第一mosm1衬底和第二mosm2衬底连接驱，动电路，第三mosm3和第四mosm4第一连接端连接该存储单元位线bl，第三mosm3和第四mosm4第三连接端连接该存储单元字线wl，第五mosm5和第六mosm6第一连接端相连，第三～第六mos衬底连接地gnd；

其中，驱动电路能提供第一电平或第二电平，并提供写使能信号w_en，所述第一电平是预设高电平vdd，所述第二电平是1.1倍的第一电平。

进一步改进所述的静态随机存取存储器sramip存储单元bitcell,所述第一mosm1和第二mosm2是pmos。

所述第一mosm1和第二mosm2的第一连接端是源极，第二连接端是漏极，第三连接端是栅极。

所述第三mosm3、第四mosm4、第五mosm5和第六mosm6是nmos。

所述第三mosm3、第四mosm4、第五mosm5和第六mosm6的第一连接端是源极，第二连接端是漏极，第三连接端是栅极。

所述的静态随机存取存储器sramip存储单元bitcell,进行读操作read时，驱动电路输出第一电平，进行写操作write时，驱动电路输出第二电平。

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

技术特征：

技术总结
本发明公开了一种静态随机存取存储器存储单元,包括：第一MOS和第二MOS第一连接端连接第一电平，第一MOS第二连接端连接第二MOS第三连接端、第三MOS第二连接端、第五MOS第二连接端和第六MOS第三连接端，第二MOS第二连接端连接第一MOS第三连接端、第四MOS第二连接端、第五MOS第三连接端和第六MOS第二连接端，第一MOS衬底和第二MOS衬底连接驱，动电路，第三MOS和第四MOS第一连接端连接该存储单元位线，第三MOS和第四MOS第三连接端连接该存储单元字线，第五MOS和第六MOS第一连接端相连，第三～第六衬底连接地；驱动电路能提供第一电平或第二电平，并提供写使能信号。本发明在提高静态随机存取存储器存储单元写能力同时能保持静态随机存取存储器存储单元的读能力。

技术研发人员：曹亚历;孔蔚然
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2019.01.15
技术公布日：2019.05.21