分别将存储器节点丽和/MN与第一位线对BLA和/BLA导通；以及N沟道存取MOS晶体管NQ5和NQ6，其分别将存储器节点MN和/MN与第二位线对BLB和/BLB导通。
[0052]存取MOS晶体管NQ3和NQ4的栅极耦合至第一字线WLA，并且存取MOS晶体管NQ5和NQ6的栅极耦合至第二字线WLB。两者交替地操作。
[0053]存储器单元MC是八晶体管双端口 SRAM单元。现在对双端口 SRAM存储器单元MC的常见写入操作进行阐释。
[0054]作为示例，假设“H”电平电位和“L”电平电位分别保持在存储器节点MN和/MN处。下文阐释了通过使用第一字线WLA和第一位线对BLA和/BLA来使存储器节点MN和/MN的电位反转的情况。
[0055]假设第二字线WLB未被选择(在“L”电平下)。此处，分别将“L”电平电位和“H”电平电位给定至第一位线对BLA和/BLA。
[0056]接下来，将第一字线WLA设置在“H”电平下。因此，第一位线对BLA的“L”电平电位通过存取MOS晶体管NQ3传输至存储器节点MN。然后，通过被第二 CMOS反相器反转，将存储器节点/MN设置为“H”电平。
[0057]另一方面，所涉及的双端口 SRAM存储器单元MC具有称为干扰写入(disturbwriting)的特性状态。具体地，该状态是第二字线WLB在上述写入操作期间变为在“H”电平电位下。
[0058]假设第二位线对BLB和/BLB在“H”电平的预充电电平的状态下。该状态发生在对共用该第二字线WLB的其他存储器单元执行读出/写入时。
[0059]此时，存取MOS晶体管NQ3和NQ5均变为导电的；因此，存储器节点丽并非完全地被设置在接地电位下。
[0060]当存取MOS晶体管NQ5的阈值电压变低时，存储器节点丽的电位进一步上升。当负载MOS晶体管PQ2的阈值电压的绝对值变大时，上拉存储器节点/MN的电位的能力变弱，使写入操作减慢。
[0061]因此，为了确保即使在小型化之后以及在伴随该小型化发生的低电源电压下、仍然高速写入，将第一写入辅助电路5A和第二写入辅助电路5B设置为如图1所图示。
[0062]在上述的普通写入操作和干扰写入中，阐释了通过使用第一字线WLA和第一位线对BLA和/BLA作为示例来执行写入的情况。然而，这适用于使用第二字线WLB和第二位线对BLB和/BLB的情况。
[0063]这也适用于存储器节点/MN从“H”电平被拉至“L”电平的情况。
[0064]对使用第一字线WLA、第一位线对BLA和/BLA、第一输入电路4A、第一写入辅助电路5A、第一写入驱动器电路6A和第一位线对充电电路7A将存储器单元MC的存储器节点MN从“H”电平反转至“L”电平作为示例的操作做出以下阐释。然而，这适用于使用第二字线WLB、第二位线对BLB和/BLB、第二输入电路4B、第二写入辅助电路5B、第二写入驱动器电路6B和第二位线对充电电路7B的情况。这也适用于存储器MC的存储器节点/MN从“H”电平被反转至“L”电平的情况。
[0065]<其他外围电路的配置>
[0066]图3是根据实施例1的第一写入驱动器电路6A和第一位线对充电电路7A的配置的说明图。
[0067]图3部分地图示了存储器单元MC、第一位线对充电电路7A、第一写入驱动器电路6A和第一写入辅助电路5A。
[0068]第一位线对充电电路7A由下列各项组成:P沟道均衡MOS晶体管(equalizing MOStransistor) PQ3，其使第一位线对BLA和/BLA短路；以及P沟道MOS晶体管PQ4和PQ5，其将第一位线对BLA和/BLA上拉至电压VDD。第一位线对充电电路7A进一步由下列各项组成:N沟道传输MOS晶体管(transfer MOS transistor) NQ7和NQ8，其将第一位线对BLA和/BLA分别耦合至第一写入驱动器电路6A的输出节点CW和/Cl
[0069]注意，寄生地存在于第一位线对BLA和/BLA中的寄生电容(接地电容)在图3中图示为Cg3T和Cg3B。
[0070]均衡MOS晶体管PQ3的栅极、上拉MOS晶体管PQ4和PQ5的栅极、以及传输MOS晶体管NQ7和NQ8的栅极均耦合至第一列选择信号YSA。
[0071]第一写入驱动器电路6A由下列各项组成:第一写入反相器，其由P沟道MOS晶体管PQ6和N沟道MOS晶体管NQ9组成；以及第二写入反相器，其由P沟道MOS晶体管PQ7和N沟道MOS晶体管NQlO组成。
[0072]第一和第二写入反相器的源极节点WBSA被短路，并且耦合至第一写入辅助电路5A。
[0073]注意，寄生地存在于第一和第二写入反相器的输出节点CW和/CW中的寄生电容(接地电容)在图3中图示为Cg2T和Cg2B。
[0074]第一写入辅助电路5A由耦合在源极节点WBSA与电压VSS之间的N沟道MOS晶体管NQllA组成。稍后将对第一写入辅助电路5A的细节进行描述。
[0075]第二位线对充电电路7B和第二写入驱动器电路6B的配置与第一位线对充电电路7A和第一写入驱动器电路6A的配置相同。因此，不再重复对其的详细阐释。
[0076]接下来，对第一写入辅助电路5A的配置进行阐释。图4是根据实施例1的第一写入辅助电路5A和第二写入辅助电路5B的配置的说明图。
[0077]如图4所图示，第一写入辅助电路5A由下列各项组成:N沟道MOS晶体管NQ11A，其将第一和第二写入反相器的源极节点WBSA耦合至电压VSS、反相器INV1A、缓冲器BUF1A、第一信号布线MLllA和第二信号布线ML12A。在本实施例中，上述第一写入辅助电路5A对应于存储器单元的每一列而设置。
[0078]在本实施例中，第一写入辅助电路5A的升压电容元件Cbl3A基于在第一信号布线MLllA与第二信号布线ML12A之间的接线间親合电容(inter-wire couplingcapacitance)而形成。
[0079]接地电容元件Cgl3A基于在第二信号布线ML12A与电压VSS的电源线之间的接线间耦合电容而形成。
[0080]第一升压信号BSTA输入至第一反相器INV1A。所涉及的第一升压信号BSTA从第一控制电路8A输出。
[0081]第一反相器INVlA的输出节点/BSTA耦合至N沟道MOS晶体管NQllA的栅极。
[0082]输出节点/BSTA耦合至缓冲器BFlA的输入，并且缓冲器BFlA根据输出节点/BSTA，来驱动耦合至缓冲器BFlA的输出节点NBSTA的第一信号布线MLl 1A。
[0083]图5是根据实施例1的在写入操作中的信号波形的说明图。如图5所图示，以下阐释了通过使用第一字线WLA和第一位线对BLA和/BLA来将存储器节点MN从“H”电平反转至“L”电平并且将存储器节点/MN从“L”电平反转至“H”电平的情况。
[0084]假设第二位线对BLB和/BLB处于预充电状态下。当第二字线WLB运行至与第一字线WLA相同的定时之时的波形，作为示例示出。
[0085]作为初始状态，第一和第二字线WLA和WLB在“L”电平下，第一列选择信号YSA也在“L”电平下，并且第一位线对BLA和/BLA通过均衡MOS晶体管PQ3和预充电MOS晶体管PQ4和PQ5在“H”电平下被预充电。另一方面，传输MOS晶体管NQ7和NQ8处于非导电状态下。
[0086]接下来，将“L”电平输入到第一写入数据DA中。根据第一写入数据DA，互补的第一写入输入数据DN和/DN由第一输入电路4A输入至第一写入驱动器电路6A。然后，反转的输出出现在第一和第二写入反相器的输出节点CW和/CW处。此处，假设第一写入输入数据DN和/DN作为示例分别在“H”电平和“L”电平下；然后，输出节点CW和/CW分别变为在“L”电平和“H”电平下。
[0087]接下来，将第一列选择信号YSA设置为“H”电平，并且均衡MOS晶体管PQ3和上拉MOS晶体管PQ4和PQ5变为非导电的。然后，传输MOS晶体管NQ7和NQ8变为在导电状态下，将第一和第二写入反相器的输出节点CW和/CW的电位传输至第一位线对BLA和/BLA，并且将第一位线BLA拉出至“L”电平。
[0088]接下来，将第一和第二字线WLA和WLB设置为“H”电平，将第一位线BLA的电位传输至存储器节点MN,并且存储器节点MN的电位下降。
[0089]另一方面，第二字线WLB也在“H”电平下。因此，预充电电流从第二位线BLB流出，并且存储器节点MN并不完全地被设置在接地电位下。
[0090]因此，负载MOS晶体管PQ2不会变为在完全地导电的状态下，并且存储器节点/MN上升至“H”电平的速度减慢。
[0091]当第一升压信号BSTA被设置在“H”电平时，通过反相器INVlA将耦合至N沟道电源MOS晶体管NQllA的栅极的输出节点/BSTA设置在“L”电平下。因此，N沟道电源MOS晶体管NQllA变为非导电的，并且写入反相器的源极节点WBSA变为浮置的。
[0092]接下来，将缓冲器BFlA的输出节点NBSTA设置在“L”电平下。因此，基于升压电容元件Cbl3A，写入反相器的源极节点WBSA被升压至负电位。
[0093]源极节点WBSA的电位经由第一写入反相器的N沟道MOS晶体管NQ9和传输MOS晶体管NQ7而下拉第一位线BLA的电位。
[0094]然后，存取MOS晶体管NQ3的栅极-源极电压Vgs变大，存取MOS晶体管NQ3的电流驱动能力增加，并且存储器节点MN的电位被进一步下拉。
[0095]当负载MOS晶体管PQ2变为完全地导电时，将存储器节点/MN上拉至“H”电平，并且加速了存储器节点的反转。
[0096]因此，即使差异由于小型化的影响而变大并且电源电压为低，也可以执行稳定的尚速与入。
[0097]然而，第一位线