对寄存器使能信号进行锁存，当芯片内部写使能信号为低电平时，寄存器使能信号会通过正反馈锁存器输出到第二反相器102，当芯片内部写使能信号为高电平时，寄存器使能信号会锁存在正反馈锁存器内部。
[0028]所述第二反相器102的输出端与所述第三反相器103的输入端相连，所述第三反相器103的输出端与状态机107相连。
[0029]其中，第二反相器102与第三反相器103通过串联的方式对输出的寄存器使能信号进行整形，并且还能够起到增大驱动的作用。
[0030]一种资料存储型闪存中锁存器使能信号处理装置的具体工作过程如下:
[0031]外部处理器100发出的锁存器使能信号(包括地址锁存器使能信号ALE和命令锁存器使能信号CLE两者之一或者全部)，加载到第一反相器101的输入端，并输出为相应的锁存器使能信号的反向信号。
[0032]芯片内部写使能信号I及芯片内部写使能信号的负信2号同时加载到传输门104及使能反相器106的不同控制端。
[0033]其中，芯片内部写使能信号I及芯片内部写使能信号的负信号2加载到传输门104的第一控制端及第二控制端用于控制传输门104的开关，当芯片内部写使能信号为高电平时，传输门104导通；当芯片内部写使能信号为低电平时，传输门104关闭。
[0034]芯片内部写使能信号I及芯片内部写使能信号的负信号2加载到使能反相器106的第一控制端及第二控制端应用于控制由或非门105及使能反相器106组成的正反馈的信号锁存器。当芯片内部写使能信号为高电平时，正反馈锁存器锁住锁存器使能信号；当芯片内部写使能信号为低电平时，正反馈锁存器将锁存器使能信号传输至第二反向器。
[0035]由此可知，当芯片内部写使能信号为高电平，传输门104导通，正反馈锁存器锁住锁存器使能信号，当芯片内部写使能信号为低电平，传输门104关闭，正反馈锁存器将锁存在锁存器内部的锁存器使能信号释放至第二反相器102。
[0036]第二反相器102与第三反相器103通过串联的方式对输出的寄存器使能信号进行整形，并且还能够起到增大驱动的作用。经过正反馈锁存器释放的锁存器使能信号通过第二反相器102与第三反相器103进行整流及驱动增大之后输出到外部状态机107中。
[0037]值得一提的是，外部状态机107用于接收芯片内部各采集信号，进行处理并发出对应控制命令至芯片内部各组成部分。
[0038]本实施例采用或非门两端加入带使能控制的反相器作为正反馈器件，用于锁存电路中地址锁存器使能信号及命令锁存器使能信号，通过释放正反馈中地址锁存器使能信号及命令锁存器使能信号，克服了由于外部工作电压降低导致信号保持时间不足，不能满足芯片既定标准的缺点，进而提高了芯片工作可靠性。
[0039]值得注意的是，以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的构思和原则的前提下所做的等同变化、修改与结合，均应属于本发明的保护范围。
【主权项】
1.一种资料存储型闪存中锁存器使能信号处理装置，其特征在于，包括第一反相器、第二反相器、第三反相器、传输门、或非门及使能反相器； 其中，所述第一反相器输入端与外部处理器相连，用于接收锁存器使能信号，所述第一反相器的输出端与所述传输门的输入端相连； 所述传输门包括有第一控制端及第二控制端，分别接入芯片内部写使能信号及芯片内部写使能信号的负信号；所述传输门的输出端与所述或非门的第一输入端及所述使能反相器的输出端相连； 所述或非门的第二输入端接入芯片复位信号，所述或非门的输出端与所述第二反相器的输入端及所述使能反相器输入端相连； 所述使能反相器包括有第一控制端及第二控制端，分别接入芯片内部写使能信号及芯片内部写使能信号的负信号，所述使能反相器的输出端与所述或非门第一输入端及所述传输门的输出端相连； 所述第二反相器的输出端与所述第三反相器的输入端相连，所述第三反相器的输出端与状态机相连。2.根据权利要求1所述的资料存储型闪存中锁存器使能信号处理装置，其特征在于，所述传输门第一控制端接入所述芯片内部写使能信号，所述第二控制端接入所述芯片内部写使能信号的负信号，用于控制所述传输门的打开与闭合。3.根据权利要求1所述的资料存储型闪存中锁存器使能处理装置，其特征在于，所述使能反相器第一控制端接入所述芯片内部写使能信号，所述第二控制端接入所述芯片内部写使能信号的负信号，用于控制所述使能反相器的打开与闭合，进而调节所述使能反相器与所述或非门之间的正反馈。4.根据权利要求2或3所述的资料存储型闪存中锁存器使能处理装置，其特征在于，所述传输门的控制端以及所述使能反相器的控制端接入的为同步写使能信号。5.根据权利要求1所述的资料存储型闪存中锁存器使能处理装置，其特征在于，所述锁存器使能信号包括地址锁存器使能信号或命令锁存器使能信号资料存储型闪存。
【专利摘要】本发明提供了一种资料存储型闪存中锁存器使能信号处理装置，包括，第一反相器、第二反相器、第三反相器、传输门、或非门及使能反相器；第一反相器输入端与外部处理器相连，输出端与传输门输入端相连；传输门输出端与或非门第一输入端及使能反相器输出端相连；或非门第二输入端接入芯片复位信号，输出端与第二反相器输入端及使能反相器输入端相连；使能反相器输出端与或非门第一输入端及所述传输门输出端相连；第二反相器的输出端与第三反相器输入端相连，第三反相器输出端与状态机相连。通过正反馈的方式使锁存在芯片内部的ALE与CLE信号，克服了芯片晶体管由于工作电压的降低造成信号保持时间不足，满足芯片使用的既定标准。
【IPC分类】G11C16/06
【公开号】CN104979003
【申请号】CN201510405944
【发明人】苏志强, 丁冲, 谢瑞杰, 陈立刚
【申请人】北京兆易创新科技股份有限公司
【公开日】2015年10月14日
【申请日】2015年7月10日