在单元之下具有页缓冲器单元的非易失性存储器件的制作方法
【专利说明】在单元之下具有页缓冲器单元的非易失性存储器件
[0001]相关申请的交叉引用
[0002]本申请要求2014年4月7日提交的申请号为10-2014-0041017的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本公开的实施例涉及一种非易失性存储器件，且更具体而言，涉及一种页缓冲器电路和页缓冲器控制电路以分布式形式设置在单元区之下的非易失性存储器件。
【背景技术】
[0004]非易失性存储器件是即使当电源关闭时也能保持储存的数据的存储器件。因此，已经广泛使用例如快闪存储器的各种非易失性存储器件。
[0005]近来，为了增加典型地具有二维(2D)结构(在其中，存储单元以单层形成在半导体衬底上)的非易失性存储器件的集成度，已经引入了具有3D结构(在其中，存储单元沿着从半导体衬底垂直突出的沟道层形成)的非易失性存储器件。
[0006]然而，随着非易失性存储器件的集成度不断增加，非易失性存储器件的容量也增力口，因而单元区的面积也增加。因此，难以保证外围电路区的充足面积。
【发明内容】
[0007]本公开的各种实施例针对一种在非易失性存储器件中占据面积的页缓冲器电路设置在单元区之下的结构。
[0008]根据实施例的一个方面，提供了一种非易失性存储器件。所述非易失性存储器件可以包括:单元阵列；分布式页缓冲器，其包括设置在单元阵列之下的多个页缓冲器单元，多个页缓冲器单元具有一定尺寸；以及分布式页缓冲器控制电路，其包括多个页缓冲器控制电路单元，每个页缓冲器控制电路单元布置在对应的页缓冲器单元的一侧，并且配置成控制对应的页缓冲器单元的操作，多个页缓冲器控制电路单元中的每个页缓冲器控制电路单元具有预定尺寸。
[0009]根据实施例的一个方面，提供了一种非易失性存储器件。所述非易失性存储器件可以包括:上层，其包括单元阵列，所述单元阵列包括存储单元；以及下层，其设置在上层之下，并且包括用于执行存储单元中的单元数据的读操作和写操作的电路，其中，所述下层包括:分布式页缓冲器，其包括采用锯齿图案布置的多个页缓冲器单元，多个页缓冲器单元中的每个页缓冲器单元具有一定尺寸；以及分布式页缓冲器控制电路，其包括多个页缓冲器控制电路单元，多个页缓冲器控制电路单元中的每个页缓冲器控制电路单元布置在对应的页缓冲器单元的一侧，多个页缓冲器控制电路中的每个页缓冲器控制电路具有一定尺寸。
[0010]实施例可以通过将页缓冲器电路设置在单元区之下来提高存储器件的集成度。
[0011]下面在标题为“【具体实施方式】”的部分中描述这些和其他特征、方面以及实施例。
【附图说明】
[0012]根据结合附图所进行的下面详细描述，将更加清楚地理解本公开的主题的以上和其他方面、特征和其他优点，其中:
[0013]图1是图示根据本公开一个实施例的非易失性存储器件的立体图；
[0014]图2是图示根据本公开一个实施例的非易失性存储器件的上层的电路图；
[0015]图3是图示根据本公开一个实施例的设置在非易失性存储器件的下层中的页缓冲器单元和页缓冲器控制电路单元的视图；以及
[0016]图4是图示根据本公开一个实施例的页缓冲器单元中的接触区的视图；
【具体实施方式】
[0017]在下文中，将参照附图描述本公开的各种实施例。
[0018]附图可能未必按比例绘制，并且在一些情况下，为了清楚地图示实施例的某些特征，可能对附图中的至少一些结构的比例做夸大处理。在附图或描述中呈现具有多层结构中的两层或更多层的实施例时，这样的层的相对定位关系或者布置这些层的顺序反映了实施例的特定实现方式，并且不同的相对定位关系或布置的层的顺序也是可能的。另外，多层结构的实施例的描述或图示可能未反映在该特定多层结构中存在的所有层(例如，一个或更多个额外的层可能存在于两个所图示的层之间)。作为具体实例，当把所描述或图示的多层结构中的第一层称为在第二层“上”或“之上”、或者在衬底“上”或“之上”时，第一层可以直接形成在第二层或衬底上，但是还可以表示在第一层和第二层之间或者第一层与衬底之间存在一个或更多个其他中间层的结构。在本公开中，只要可能，同样的附图标记将用来表示同样的元素。
[0019]图1是图示根据本公开一个实施例的非易失性存储器件的立体图。非易失性存储器件包括:上层100，其包括单元阵列；以及下层200，其包括页缓冲器和页缓冲器控制电路。也就是说，非易失性存储器件具有外围器件在单元之下的(PUC, Peripheral UnderCell)结构，在PUC结构中，与单元阵列的存储单元中的单元数据的读操作和写操作相关联的部件(电路)位于存储单元之下。
[0020]特别地，感测单元数据的页缓冲器可以被分成多个页缓冲器单元，并且以分布式形式布置在存储单元之下。在一个实施例中，页缓冲器被分成η个页缓冲器单元PB_1至PB_n，n是正整数，并且页缓冲器单元PB_1至PB_n中的每个具有一定尺寸，例如1KB。也就是说，多个页缓冲器单元PB_1至PB_n形成了分布式页缓冲器。
[0021]类似地，控制页缓冲器的操作的页缓冲器控制电路可以被分成多个页缓冲器控制电路单元PBCLK_1至PBCLK_n，并且以分布式形式布置在存储单元之下。在一个实施例中，页缓冲器控制电路单元PBCLK_1至PBCLK_n中的每个具有预定尺寸。页缓冲器控制电路单元PBCLK_1至PBCLK_n分别对应于页缓冲器单元PB_1至PB_n。
[0022]页缓冲器单元PB_1至PB_n以一定间隔分隔开。页缓冲器控制电路单元PBCLK_1至？80^_11与页缓冲器单元PB_1至PB_n具有一一对应关系。也就是说，一个页缓冲器单元和一个页缓冲器控制电路单元构成一对。在一个实施例中，页缓冲器控制电路单元PBCLK_1至PBCLK_n中的每个布置在对应的页缓冲器单元PB_1至PB_n的一侧上。在一个实施例中，页缓冲器单元PB_1至PB_n和对应的页缓冲器控制电路单元PBCLK_1至PBCLK_n形成锯齿图案。例如，参见图1，各对页缓冲器单元和页缓冲器控制电路单元以列和行的方式布置。如果一行的第一对中的第一页缓冲器控制电路单元设置在页缓冲器单元的第一侧，则在该行的下一对中，页缓冲器控制电路单元设置在页缓冲器单元的第二侧，相对于各对的取向第二侧与第一侧相对。因而，页缓冲器控制电路单元的位置在列和行中交替以形成锯齿图案。尽管为了图示便利，已经参照列和行描述了锯齿图案，但是本领域技术人员将理解实施例并不限于此。在其他实施例中，当页缓冲器单元的位置在相邻的页缓冲器单元和页缓冲器控制电路单元对之间变化时形成锯齿图案。
[0023]页缓冲器单元PB_1至PB_n通过位线接触BLC与位线BLe和BLo耦接。在页缓冲器单元PB_1至PB_n的每个中，奇数页缓冲器区PBo与奇数位线BLo耦接，而偶数页缓冲器区PBe与偶数位线BLe耦接。奇数页缓冲器区PBo与偶数页缓冲器区PBe分隔开。例如，奇数页缓冲器区PBo和偶数页缓冲器区PBe分别布置在页缓冲器单元PB_1至PB_n中的每个的上部和下部(或者左部和右部)中。接触区设置在页缓冲器单元PB_1至PB_n中的每个的中心部中，也就是说，设置在页缓冲器单元PB_1至PB_n中每个的奇数页区PBo与偶数页区PBe之间，其中在接触区中奇数页缓冲器区PBo的互连线和偶数页缓冲器区PBe的互连线与位线接触BLC耦接。
[0024]图2是图示根据本公开一个实施例的非易失性存储器件的上层的电路图。
[0025]图1示出了仅包括位线BLe和Blo的上层100，但是设置在上层100中