存储器控制器、半导体存储装置以及存储器控制器的控制方法
【技术领域】
[0001]实施方式涉及存储器控制器、半导体存储装置以及存储器控制器的控制方法。
【背景技术】
[0002]作为存储装置的一个例子，已有将多个种类的存储介质组合而成的混合型存储装置。混合型存储装置中，例如包含磁存储介质和半导体存储介质。
[0003]半导体存储介质的存储区域存在被分割为多个存储体(memory bank)的情况。半导体存储介质的存储器控制器，例如根据交叉存取(interleaving)方式控制针对多个存储体的数据的写入以及读出。
【发明内容】
[0004]本实施方式提供对包含多个存储体的半导体存储介质高效地进行控制的存储器控制器、半导体存储装置以及存储器控制器的控制方法。
[0005]根据实施方式，存储器控制器控制半导体存储介质。存储器控制器具备第一接收部、发送部、第二接收部和请求发送部。第一接收部接受就绪/忙信号，该就绪/忙信号在半导体存储介质的多个存储体中的至少I个为忙状态的情况下示为忙，在多个存储体中的至少2个为就绪状态的情况下示为就绪。发送部在就绪/忙信号示为忙的情况下，针对多个存储体所包含的存储体发送询问处于就绪状态或忙状态的状态读取请求。第二接收部接受状态信号作为对状态读取请求的响应。请求发送部根据状态信号和就绪/忙信号，对多个存储体所包含的就绪状态的存储体发送请求。
【附图说明】
[0006]图1是例示本实施方式涉及的存储器控制器的构成的框图。
[0007]图2是例示具备本实施方式涉及的存储器控制器的存储装置的框图。
[0008]图3是例示本实施方式涉及的R/B控制器的构成的框图。
[0009]图4是例示本实施方式涉及的存储体控制器的处理的流程图。
[0010]图5是例示本实施方式涉及的请求仲裁器以及R/B控制器的处理的流程图。
[0011]图6是例示根据比较例的R/B信号的请求发布控制的定时图。
[0012]图7是表示根据本实施方式的请求发布控制的第一例的定时图。
[0013]图8是表示根据本实施方式的请求发布控制的第二例的定时图。
【具体实施方式】
[0014]以下，参照附图对发明的实施方式进行说明。此外，在以下的说明中，对于大致或实际相同的功能以及构成要素，标注相同的附图标记，并根据需要进行说明。
[0015][实施方式]
[0016]本实施方式中，对生成存储体就绪/忙信息(以下，称为存储体R/B信息)的存储器控制器、半导体存储装置以及存储器控制器的控制方法进行说明，所述存储体就绪/忙信息表示多个存储体所包含的特定的存储体是忙(Busy)或就绪(Ready)。
[0017]图1是例示本实施方式涉及的存储器控制器的构成的框图。
[0018]半导体存储装置I具备半导体存储介质2和存储器控制器3。
[0019]半导体存储介质2既可以是易失性半导体存储器，也可以是非易失性半导体存储器。本实施方式中，半导体存储介质2是非易失性半导体存储器，例如采用NAND型闪存，但也可以是 NOR 型闪存、MRAM(Magnetoresistive Random access memory:磁阻式随机存取存储器)、PRAM(Phase change Random access memory:相变随机存取存储器)、ReRAM(Resistive Random access memory:电阻式随机存取存储器)、FeRAM(Ferroelectric Random Access Memory:铁电随机存取存储器)等的存储介质。
[0020]半导体存储介质2的存储区域被分为多个存储体B0、BI。在本实施方式中，为了使说明简单化，以存储体数为2个的情况为例进行说明，但存储体数量也可以为3个以上。
[0021]半导体存储介质2中，由2个存储体B0、B1共用I个就绪/忙信号(以下，称为R/B信号)。若换言之，则在存储体B0、BI中的至少I个处于忙状态的情况下，R/B信号示为忙。在存储体B0、BI这两方都处于就绪状态的情况下，R/B信号示为就绪。
[0022]半导体存储介质2与存储器控制器3之间的存储器接口(以下，称为存储器I/F)采用I个通道(channel)，但2个通道以上也能够适用于同样的控制。
[0023]存储器控制器3与半导体存储介质2电连接并控制半导体存储介质2。存储器控制器3进行状态读取请求的自动发布。若更具体地说明，则存储器控制器3接受来自半导体存储介质2的R/B信号，并根据R/B信号自动发布状态读取请求，针对存储体B0、B1分别生成示为忙状态或就绪状态的存储体R/B信息。
[0024]存储器控制器3包括存储体控制器BC0、BC1、请求仲裁器(request arbiter) 4、就绪/忙控制器(以下，称为R/B控制器)5和接口控制器(以下，称为I/F控制器)6。
[0025]存储体控制器BCO执行针对存储体BO的请求的排队。存储体控制器BCO将针对存储体BO的请求向请求仲裁器4发送。
[0026]存储体控制器BCl执行针对存储体BI的请求的排队，并将针对存储体BI的请求向请求仲裁器4发送。
[0027]作为请求，例如有数据的读出或者写入等的访问请求。
[0028]从存储体控制器BC0、BCl向请求仲裁器4发送的请求，包含表示是否即使存储体B0, BI处于忙状态也可以发布的标志信息。
[0029]请求仲裁器4从存储体控制器BC0、BCl接受请求，并包含调停对哪一个请求给予优先权的仲裁(arbitrat1n)功能。
[0030]例如，请求仲裁器4根据从R/B控制器5接受的存储体B0、BI各自的存储体R/B信息、和从存储体控制器BC0、BCl接受的请求中所包含的标志信息，来选择能够向存储体B0、B1发布的请求。例如，请求仲裁器4优先选择针对就绪状态的存储体的请求、或者是附加了即使处于忙状态也可以发布的标志的请求。请求仲裁器4，在能够发送多个请求的情况下，例如使用轮叫(round robin)或者LRU (Least Recently Used:近期最少使用)控制来选择请求。
[0031]而且，请求仲裁器4将选择出的请求发送至R/B控制器5。另外，请求仲裁器4对R/B控制器5发送请求有无信号，该请求有无信号表示是否存在来自存储体控制器BCO、BCl的请求。
[0032]R/B控制器5具备第一接收部5a、发送部5b、第二接收部5c和生成部5d。
[0033]第一接收部5a接受来自请求仲裁器4的请求。另外,第一接收部5a从半导体存储介质2接受R/B信号。
[0034]发送部5b，在R/B信号示为忙的情况下，经由I/F控制器6对存储体B0、BI中的任一存储体发送询问处于就绪状态或忙状态的状态读取请求。
[0035]第二接收部5c接收状态信号作为对状态读取请求的响应。
[0036]生成部5d根据接收到的状态信号，生成表示特定的存储体处于忙状态或就绪状态的存储体R/B信息。
[0037]若换言之，则R/B控制器5从请求仲裁器4接受请求，对发布该请求或发布状态读取请求进行选择，并将所选择的请求或者状态读取请求发送至I/F控制器6。
[0038]R/B控制器5，在对I/F控制器6发送了状态读取请求的情况下，作为对状态读取请求的响应，根据经由I/F控制器6而接受的状态信号、或者从半导体存储介质2接受的R/B信号，在内部生成或更新存储体BO、BI各自的存储体R/B信息。
[0039]存储体BO的存储体R/B信息表示存储体BO为就绪状态或忙状态。
[0040]存储体BI的存储体R/B信息表示存储体BI为就绪状态或忙状态。
[0041]R/B控制器5将存储体B0、BI各自的存储体R/B信息发送至请求仲裁器4。
[0042]I/F控制器6控制存储器I/F。I/F控制器6若从R/B控制器5接受到应执行的请求，则将请求按照存储器I/F发送至半导体存储介质2。在请求为访问请求的情况下，I/F控制器6执行针对半导体存储介质2的访问。I/F控制器6将针对请求的结束通知信号向请求仲裁器4、R/B控制器5等的各种控制器发送。在请求为读出请求的情况下，I/F控制器6将从半导体存储介质2读出的数据等的访问结果向各种控制器发送。I/F控制器6既可以将结束通知信号以及访问结果经由R/B控制器5向请求仲裁器4发送，也可以将结束通知信号以及访问结果经由请求仲裁器4发送至存储体控制器BC0、BC1。
[0043]并且，I/F控制器6若从R/B控制器5接受状态读取请求，则将状态读取请求按照存储器I/F发送至半导体存储介质2。I/F控制器6向R/B控制器5发送状态信号作为对状态读取请求的响应。
[0044]图2是例示具备本实施方式涉及的存储器控制器3的存储装置的框图。
[0045]存储装置7是混合型硬盘驱动器(HDD)。然而，存储装置7也可以是例如SSD(SolidState Drive:固态驱动器)等。
[0046]存储装置7按照主机装置8的控制在半导体存储介质2和磁存储介质即磁盘9中存储大容量的数据。
[0047]存储装置7具备硬盘控制器(HDC) 10、缓冲存储器11、磁头IC(IntegratedCircuit,集成电路)12、磁盘9和磁头13。
[0048]HDClO控制存储