判断为通过。如果存储器单元中的某些具有低于第三验证电压VVerify3的阈值电压，则可以判断为失败。第三验证电压VVerify3可以被设定成具有在第二验证电压Vverify2与第四验证电压Vverify4之间的中间点的值。更具体地，优选地可以是阈值电压分布宽度W的1/8。
[0061](8)施加第四编程电压(S380)
[0062]如果因为某些存储器单元具有低于第三验证电压Vverify3的阈值电压而第三验证操作(S370)的结果被判断为失败，则第四编程电压Vpgm4可以被施加至选中的字线以执行编程操作。读取/写入电路130的页缓冲器PB1至PBm中的每个可以将与具有高于或等于第三验证电压Vverify3的阈值电压的存储器单元电耦接的位线的电位，控制成编程禁止电压电平。此外，页缓冲器PB1至PBm中的每个可以将与具有低于第三验证电压Vverify3的阈值电压的存储器单元电耦接的位线的电位，控制成编程允许电压电平。编程允许电压可以是0V、或者是被增加大于0V的设定电压的电压。设定电压可以是例如0.9V。页缓冲器PB1至PBm中的每个可以将与在第一编程电压施加(S310)之后、在具有低于第三验证电压Vverify3的阈值电压的存储器单元之中、具有在第二验证电压Vverify2与第三验证电压Vver if y3之间的阈值电压的存储器单元电親接的位线，控制成具有设定电压电平的编程允许电压电平。另外，页缓冲器PB1至PBm中的每个可以将与在具有低于第三验证电压Vverify3的阈值电压的存储器单元之中、具有从低于第二验证电压Vverify2的位置至在第二验证电压Vverify2与第三验证电压Vverify3之间的位置移动的阈值电压的存储器单元电耦接的位线，控制成为0V的编程允许电平。因此，存储器单元中的每个的编程速度可以采用大体相同的方式来控制。
[0063]第四编程电压Vpgm4可以是被增加比第三编程电压Vpgm3大第三步进电压Λ V3的电压。第三步进电压Λ V3可以被设定为第二步进电压Λ V2的1/2。例如，如果第二步进电压Λ V2为0.45V，则第三步进电压Λ V3值可以被设定成0.225V。
[0064]在第四编程电压施加(S380)步骤被执行之后，优选地可以是从验证操作(S370)再次执行。
[0065](9)状态检查操作(S390)
[0066]如果验证操作(S380)的结果被判断为通过，则可以执行状态检查操作，以通过页缓冲器来判断是否存在错误的操作。此外，如果状态检查操作的结果被判断为通过，则编程操作可以被终止。
[0067]参见图5，图示了包括图1中所示的半导体存储器件的存储系统的框图。
[0068]存储系统1000可以包括半导体存储器件100和控制器1100。
[0069]半导体存储器件100可以如以上参照图1所述的配置和操作。在下文中，将省略重复的描述。
[0070]控制器1100可以包括参照图1所述的控制器200的功能。控制器1100可以与主机Host和半导体存储器件100电親接。控制器1100可以被配置成响应于来自主机Host的请求来存取半导体存储器件100。例如，控制器1100可以被配置成控制半导体存储器件100的读取、写入、擦除以及后台操作。控制器1100可以被配置成提供在半导体存储器件100与主机Host之间的接口。控制器1100可以被配置成驱动固件以控制半导体存储器件100。
[0071]控制器1100可以包括:随机存取存储器(RAM) 1110、处理单元1120、主机接口单元1130、存储器接口单元1140以及错误校正区块1150。RAM 1110可以用作处理单元1120的运算存储器、在半导体存储器件100与主机之间的高速缓冲存储器、以及在半导体存储器件100与主机Host之间的缓冲存储器中的至少一种。处理单元1120可以控制控制器1100的各种操作。控制器1100可以在写入操作期间暂时地储存由主机Host所提供的编程数据。
[0072]主机接口单元1130可以包括用于支持主机Host与控制器1100之间的数据通信操作的协议。在一个实施例中，控制器1200可以利用选自如下的协议中至少一种协议来与主机Host通信:通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PC1-快速协议、高级技术附件(ΑΤΑ)协议、串行ΑΤΑ协议、并行ΑΤΑ协议、小型计算机系统接口(SCSI)协议、增强型小型盘接口(ESDI)协议、以及集成驱动电子(IDE)协议、私有协议等。
[0073]存储器接口单元1140可以提供与半导体存储器件100的接口。例如，存储器接口单元1140可以包括NAND接口或者N0R接口。
[0074]错误校正区块1150可以执行与图1中所示的错误校正区块210相同的功能。错误校正区块1150被配置成利用错误校正码(ECC)来检测与从半导体存储器件100接收到的数据相关的错误。此外，错误校正区块1150可以校正检测出的错误。处理单元1120可以根据错误校正区块1150产生的错误检测结果来调整读取电压。此外，处理单元1120可以控制半导体存储器件100以再次执行读取操作。在一个实施例中，错误校正区块1150可以是控制器1100的部件。
[0075]控制器1100和半导体存储器件100可以被集成至单个半导体器件中。在一个实施例中，控制器1100和半导体存储器件100可以通过集成至单个半导体器件中而被配置为存储卡。例如，控制器1100和半导体存储器件100可以通过被集成至单个半导体器件中而被配置为诸如如下的存储卡:个人计算机存储卡国际协会(PCMCIA)卡、紧凑型快闪存储器(CF)卡、智能媒体(SM)卡(SMC)、记忆棒、MMC、减小尺寸的MMC(RS-MMC)、微型尺寸的MMC(MMCmicro)、安全数字(SD)卡、迷你 SD (miniSD)卡、微型 SD (microSD)卡、SD 高容量(SDHC)卡、通用快闪储存(UFS)器件等。
[0076]控制器1100和半导体存储器件100可以通过被集成至单个半导体器件中而被配置为固态驱动器(SSD)。SSD可以包括被配置成将数据储存在半导体存储器件中的储存器件。当存储系统1000用作SSD时，与存储系统1000电耦接的主机Host的操作速度可以被提尚。
[0077]在一个实施例中，存储系统1000可以是诸如如下的电子器件的若干不同部件中的一种，例如:计算机、超级移动个人计算机(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器、游戏机、导航设备、黑盒子、数码照相机、三维电视机、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、用于无线地发送和接收信息的设备等。此外，存储系统1000可以是用于配置家庭网络、配置计算机网络、配置远程信息处理网络、射频识别(RFID)、或者配置计算系统的若干不同的电子器件中的一种的部件。
[0078]在一个实施例中，存储器件100或者存储系统1000可以利用不同类型的封装体中的一种或若干种来封装。半导体存储器件100或者存储系统1000可以例如利用如下来封装和安装:封装上封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(TOIP)、华夫包式管芯(die in waffle pack)、晶片形式管芯(diein wafer form)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外型集成电路(S0IC)、紧缩小外型封装(SS0P)、薄型小外型封装(TS0P)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、晶片级处理层叠封装(WSP)等。
[0079]参见图6，图示了图5中所示的存储系统的一个实例的应用的框图表示。
[0080]存储系统2000可以包括半导体存储器件2100和控制器2200。半导体存储器件2100可以包括多个半导体存储芯片。多个半导体存储芯片可以被分成多个组。
[0081]多个组可以通过第一通道CH1至第k通道CHk中的每个与控制器2200通信。半导体存储芯片中的每个可以具有与参照图1所述的半导体存储器件100大体相同的结构，并且以大体相同的方式操作。
[0082]多个组中的每个可以被配置成通过单个公共通道与控制器2200通信。控制器2200可以被配置成具有与参照图5所述的控制器1100大体相同的结构。另外，控制器2200可以通过多个通道CH1至CHk来控制半导体存储器件2100的多个存储芯片的操作。
[0083]参见图7，图示了包括参照图6所述的存储系统的计算系统的框图表示。
[0084]计算系统3000可以包括:中央处理单元3100、RAM 3200、用户接口单元3300、电力供应单元3400、系统总线3500以及存储系统2000。
[0085]存储系统2000可以通过系统总线3500与中央处理单元3100、RAM 3200、用户接口单元3300以及电力供应单元3400电耦接。经由用户接口单元3300提供的、或者通过中央处理单元3100处理的数据可以被储存在存