操作的结果被判断为失败的存储器单元电耦接的位线的电位，设定成编程允许电压电平；将在被判断为失败的所述存储器单元之中，在施加所述第一编程电压之后具有在所述第一验证电压与所述第二验证电压之间的阈值电压的存储器单元电耦接的位线，设定成第一编程允许电压电平；以及将与由于所述第二编程电压施加操作而具有从低于所述第一验证电压的位置至在所述第一验证电压与所述第二验证电压之间的位置移动的阈值电压的存储器单元电耦接的位线，设定成低于所述第一编程允许电压电平的第二编程允许验证电压电平。
[0129]技术方案20.如技术方案18所述的存储系统，其中，所述读取/写入电路通过如下来执行所述第三编程电压施加操作:将与所述第三验证操作的结果被判断为失败的存储器单元电耦接的位线的电位，设定成编程允许电压电平；将与在被判断为失败的所述存储器单元之中，在施加所述第一编程电压之后具有在所述第二验证电压与所述第三验证电压之间的阈值电压的存储器单元电耦接的位线，设定成第一编程允许电压电平；以及将与由于所述第三编程电压施加操作而具有从低于所述第二验证电压的位置至在所述第二验证电压与所述第三验证电压之间的位置移动的阈值电压的存储器单元电耦接的位线，设定成低于所述第一编程允许电压电平的第二编程允许验证电压电平。
[0130]技术方案21.—种操作半导体存储器件的方法，包括:
[0131]通过施加第一编程电压至多个存储器单元来执行第一编程电压施加操作；
[0132]通过将所述多个存储器单元的阈值电压分布中的最大的阈值电压值设定成第四验证电压来执行第一验证操作；
[0133]将所述阈值电压分布的宽度的一半1/2点设定成第一验证电压，并且利用所述第一验证操作电压；
[0134]当所述第一验证操作的结果被判断为失败时，利用被增加比所述第一编程电压大第一步进电压的第二编程电压来执行第二编程电压施加操作；
[0135]通过将在所述第一验证电压与所述第四验证电压之间的中间电压设定成第二验证电压并且利用所述第二验证电压来执行第二验证操作；以及
[0136]当所述第二验证操作的结果被判断为失败时，利用被增加比所述第二编程电压大第二步进电压的第三编程电压来执行第三编程电压施加操作。
[0137]技术方案22.如技术方案21所述的方法，还包括，在所述第三编程电压施加操作之后:
[0138]通过将所述第二验证电压和所述第四验证电压的中间电压设定成第三验证电压并且利用所述第三验证电压来执行第三验证操作；以及
[0139]当所述第三验证操作的结果被判断为失败时，通过利用被增加比所述第三编程电压大第三步进电压的第四编程电压来执行第四验证操作。
[0140]技术方案23.如技术方案22所述的方法，其中，所述第二步进电压是所述第一步进电压的一半1/2，并且所述第三步进电压是所述第二步进电压的一半1/2。
[0141]技术方案24.如技术方案22所述的方法，执行:
[0142]将与所述第二验证操作的结果被判断为失败的存储器单元电耦接的位线的电位，设定为编程允许电压电平；
[0143]将与在被判断为失败的所述存储器单元之中，在施加所述第一编程电压之后具有在所述第一验证电压与所述第二验证电压之间的阈值电压的存储器单元电耦接的位线，设定成第一编程允许电压电平；以及
[0144]将与由于所述第二编程电压施加操作而具有从低于所述第一验证电压的位置至在所述第一验证电压与所述第二验证电压之间的位置移动的阈值电压的存储器单元电耦接的位线，设定成低于所述第一编程允许电压电平的第二编程允许验证电压电平。
[0145]技术方案25.如技术方案22所述的方法，还包括:
[0146]通过将与所述第三验证操作的结果被判断为失败的存储器单元电耦接的位线的电位设定为编程允许电压电平，来执行所述第三编程电压施加操作；
[0147]将在被判断为失败的所述存储器单元之中，在施加所述第一编程电压之后具有在所述第二验证电压与所述第三验证电压之间的阈值电压的存储器单元电耦接的位线，设定为第一编程允许电压电平；以及
[0148]将与由于所述第三编程电压施加操作而具有从低于所述第二验证电压的位置至在所述第二验证电压与所述第三验证电压之间的位置移动的阈值电压的存储器单元电耦接的位线，设定成低于所述第一编程允许电压电平的第二编程允许验证电压电平。
【主权项】
1.一种半导体存储器件，包括: 存储器单元阵列，其包括多个存储器单元； 外围电路单元，其被配置成针对选自所述多个存储器单元的存储器单元执行编程操作，其中，第一编程电压施加操作至第三编程电压施加操作和第一验证操作至第三验证操作被交替地执行；以及 控制逻辑，其被配置成控制所述外围电路单元，以执行所述第一编程电压施加操作至所述第三编程电压施加操作和所述第一验证操作至所述第三验证操作，并且将在所述第二编程电压施加操作期间施加的第二编程电压增加比在所述第一编程电压施加操作期间施加的第一编程电压大第一步进电压，以及将在所述第三编程电压施加操作期间施加的第三编程电压增加比所述第二编程电压大第二步进电压。2.如权利要求1所述的半导体存储器件，其中，所述控制逻辑控制所述外围电路单元，以在执行所述第三验证操作之后，根据所述第三验证操作的结果，利用第四编程电压来执行第四编程电压施加操作，其中，所述第四编程电压是所述第三编程电压增加第三步进电压的电压。3.如权利要求2所述的半导体存储器件，其中，所述第二步进电压是所述第一步进电压的一半1/2，并且所述第三步进电压是所述第二步进电压的一半1/2。4.如权利要求2所述的半导体存储器件，其中，用于所述第一验证操作的第一验证电压是在执行所述第一编程电压施加操作之后，在所述存储器单元的阈值电压分布中最多数的存储器单元的阈值电压值。5.如权利要求1所述的半导体存储器件，其中，用于所述第一验证操作的第一验证电压在执行所述第一编程电压施加操作之后，具有在所述存储器单元的阈值电压分布宽度的一半1/2点处或者一半1/2点周围的电压值。6.如权利要求4所述的半导体存储器件，其中，用于所述第二验证操作的第二验证电压是在执行所述第一编程电压施加操作之后，在所述存储器单元中具有最大的阈值电压值的存储器单元的阈值电压与所述第一验证电压之间的中间电压。7.如权利要求6所述的半导体存储器件，其中，用于所述第三验证操作的第三验证电压是在执行所述第一编程电压施加操作之后，在所述存储器单元中具有最大的阈值电压值的存储器单元的阈值电压与所述第二验证电压之间的中间电压。8.如权利要求7所述的半导体存储器件，其中，所述外围电路单元包括: 读取/写入电路，其被配置成根据在编程操作期间输入的编程数据来控制所述存储器单元阵列的位线的电位电平；以及 电压发生单元，其被配置成根据所述控制逻辑的控制来将第一编程电压至第四编程电压和所述第一验证电压至所述第三验证电压施加至选中的存储器单元。9.一种存储系统，包括: 半导体存储器件，其包括多个可编程的存储器单元；以及 控制器，其被配置成在收到来自主机的编程命令时，控制所述半导体存储器件的编程操作， 其中，所述半导体存储器件根据所述控制器的控制来交替地执行第一编程操作至第四编程操作和第一验证操作至第三验证操作， 其中，分别用于所述第一编程操作至所述第四编程操作的第一编程电压至第四编程电压被增加不同的步进电压那么多。10.一种操作半导体存储器件的方法，包括: 通过施加第一编程电压至多个存储器单元来执行第一编程电压施加操作； 通过将所述多个存储器单元的阈值电压分布中的最大的阈值电压值设定成第四验证电压来执行第一验证操作； 将所述阈值电压分布的宽度的一半1/2点设定成第一验证电压，并且利用所述第一验证操作电压； 当所述第一验证操作的结果被判断为失败时，利用被增加比所述第一编程电压大第一步进电压的第二编程电压来执行第二编程电压施加操作； 通过将在所述第一验证电压与所述第四验证电压之间的中间电压设定成第二验证电压并且利用所述第二验证电压来执行第二验证操作；以及 当所述第二验证操作的结果被判断为失败时，利用被增加比所述第二编程电压大第二步进电压的第三编程电压来执行第三编程电压施加操作。
【专利摘要】本发明的一个实施例可以提供一种半导体存储器件，其包括：存储器单元阵列，存储器单元阵列包括多个存储器单元；外围电路单元，其被配置成针对选自多个存储器单元的存储器单元执行编程操作，其中，第一编程电压施加操作至第三编程电压施加操作和第一验证操作至第三验证操作被交替地执行；以及控制逻辑，其被配置成控制外围电路单元来执行第一编程电压施加操作至第三编程电压施加操作和第一验证操作至第三验证操作，并且将在第二编程电压施加操作期间施加的第二编程电压增加比在第一编程电压施加操作期间施加的第一编程电压大第一步进电压，以及将在第三编程电压施加操作期间施加的第三编程电压增加比第二编程电压大第二步进电压。
【IPC分类】G11C16/10, G11C16/34
【公开号】CN105280235
【申请号】CN201510050410
【发明人】安致昱, 李珉圭
【申请人】爱思开海力士有限公司
【公开日】2016年1月27日
【申请日】2015年1月30日
【公告号】US20150364197