12图示用于通过同时读取被冗余地储存在第一区域R1的第一第一区域R1-1和第一第二区域R1-2中的数据来保证S620的启动操作的稳定性的方法(称为第三方法)。第一至第三方法可以不独立使用，而是同时使用。亦即，第一方法的使用可以不排除第二和第三方法(2)和(3)的使用，而是可以同时施用第一至第三方法的二个或更多个。
[0088]依照本发明的实施例，储存用于半导体器件的内部电路的操作的各种信息件的非易失性存储器电路可以以最佳设置信息来操作。
[0089]尤其是，即使在非易失性存储器电路尚未具有最佳设置信息的周期期间，非易失性存储器电路仍可以稳定操作。
[0090]虽然为了示范目的已说明各种实施例，但对本领域技术人员将显而易见的是在不超过如以下权利要求范围中所定义的本发明的精神和范畴下可以做出各种变化和修改。[0091 ] 通过以上实施例可以看出，本申请提供了以下的技术方案。
[0092]技术方案1.一种半导体器件，包括:
[0093]一个或更多个内部电路；
[0094]非易失性存储器电路，具有适用于储存用于所述非易失性存储器电路的第一数据的第一区域和适用于储存用于所述内部电路的第二数据的第二区域；
[0095]第一寄存器，适用于暂时储存所述第一数据；
[0096]一个或更多个第二寄存器，适用于暂时储存所述第二数据；以及
[0097]控制电路，适用于:当启动操作被执行时控制所述非易失性存储器电路分别将所述第一数据和所述第二数据传送至所述第一寄存器和所述第二寄存器。
[0098]技术方案2.如技术方案1所述的半导体器件，其中当执行所述启动操作时，从所述第一区域至所述第一寄存器的第一启动操作在从所述第二区域至所述第二寄存器的第二启动操作之前执行。
[0099]技术方案3.如技术方案2所述的半导体器件，其中所述第一启动操作相比于所述第二启动操作而以更低的速度执行。
[0100]技术方案4.如技术方案3所述的半导体器件，还包括振荡信号供应电路，适用于将振荡信号供应给所述非易失性存储器电路和所述控制电路用于其同步操作，
[0101]其中，相比于执行所述第二启动操作时，执行所述第一启动操作时所述振荡信号具有更低频率。
[0102]技术方案5.如技术方案2所述的半导体器件，其中用于包括在所述非易失性存储器电路中的所述第一区域的读取操作的第一读取电压相比于用于包括在所述非易失性存储器电路中的所述第二区域的读取操作的第二读取电压而具有较高电压电平。
[0103]技术方案6.如技术方案5所述的半导体器件，还包括电压供应电路，适用于将所述第一读取电压和所述第二读取电压供应至所述非易失性存储器电路。
[0104]技术方案7.如技术方案1所述的半导体器件，其中所述内部电路包括存储体，以及
[0105]所述第二数据包括用于所述存储体的修复信息。
[0106]技术方案8.如技术方案7所述的半导体器件，其中所述内部电路还包括设置电路，以及
[0107]所述第二数据还包括用于所述设置电路的设置信息。
[0108]技术方案9.如技术方案1所述的半导体器件，其中所述非易失性存储器电路包括电熔丝阵列电路。
[0109]技术方案10.—种半导体器件，包括:
[0110]一个或更多个内部电路；
[0111]非易失性存储器电路，具有适用于储存用于所述非易失性存储器电路的操作的第一数据的第一区域、适用于储存与所述第一数据相同的数据的第二区域、和适用于储存用于所述内部电路的第二数据的第三区域；
[0112]第一寄存器，适用于暂时储存所述第一数据；
[0113]—个或更多个第二寄存器，适用于暂时储存所述第二数据；以及
[0114]控制电路，适用于:当启动操作被执行时，控制所述非易失性存储器电路分别将所述第一数据和所述第二数据传送至所述第一寄存器和所述第二寄存器。
[0115]技术方案11.如技术方案10所述的半导体器件，其中第一读取操作同时对所述第一区域和所述第二区域执行，且从所述第一区域读取的数据和从所述第二区域读取的数据用以产生对应于所述第一数据的读取数据。
[0116]技术方案12.如技术方案11所述的半导体器件，其中，当所述第一区域的读取数据和所述第二区域的读取数据的一个或更多个读取数据是编程数据时，所述第一区域的读取数据被产生作为编程数据，且当所述第一区域的读取数据和所述第二区域的读取数据是非编程数据时，所述第一区域的读取数据被产生作为非编程数据。
[0117]技术方案13.如技术方案11所述的半导体器件，其中传送所述第一数据的第一启动操作在将储存在所述第三区域中的所述第二数据传送至所述第二寄存器的第二启动操作之前执行。
[0118]技术方案14.如技术方案13所述的半导体器件，其中所述第一启动操作相比于所述第二启动操作而以更低的速度执行。
[0119]技术方案15.如技术方案11所述的半导体器件，其中用于包括在所述非易失性存储器电路中的所述第一和第二区域的读取操作的第一读取电压高于用于包括在所述非易失性存储器电路中的所述第二区域的读取操作的第二读取电压。
[0120]技术方案16.如技术方案11所述的半导体器件，其中所述内部电路包括存储体，以及
[0121]所述第二数据包括用于所述存储体的修复信息。
[0122]技术方案17.如技术方案16所述的半导体器件，其中所述内部电路还包括设置电路，以及
[0123]所述第二数据还包括用于所述设置电路的设置信息。
[0124]技术方案18.如技术方案12所述的半导体器件，其中所述非易失性存储器电路包括电熔丝阵列电路。
[0125]技术方案19.一种操作具有非易失性存储器电路的半导体器件的方法，所述方法包括:
[0126]激活启动信号；
[0127]基于所述启动信号对包括在所述非易失性存储器电路中的第一非易失性存储器区域执行第一启动操作；
[0128]基于通过所述第一启动操作所得到的数据来优化所述非易失性存储器电路；以及
[0129]在所述非易失性存储器电路被优化之后基于所述启动信号来对第二非易失性存储器区域执行第二启动操作。
[0130]技术方案20.如技术方案19所述的方法，其中所述非易失性存储器电路包括电熔丝阵列电路。
【主权项】
1.一种半导体器件，包括: 一个或更多个内部电路； 非易失性存储器电路，具有适用于储存用于所述非易失性存储器电路的第一数据的第一区域和适用于储存用于所述内部电路的第二数据的第二区域； 第一寄存器，适用于暂时储存所述第一数据； 一个或更多个第二寄存器，适用于暂时储存所述第二数据；以及控制电路，适用于:当启动操作被执行时控制所述非易失性存储器电路分别将所述第一数据和所述第二数据传送至所述第一寄存器和所述第二寄存器。2.如权利要求1所述的半导体器件，其中当执行所述启动操作时，从所述第一区域至所述第一寄存器的第一启动操作在从所述第二区域至所述第二寄存器的第二启动操作之前执行。3.如权利要求2所述的半导体器件，其中所述第一启动操作相比于所述第二启动操作而以更低的速度执行。4.如权利要求3所述的半导体器件，还包括振荡信号供应电路，适用于将振荡信号供应给所述非易失性存储器电路和所述控制电路用于其同步操作， 其中，相比于执行所述第二启动操作时，执行所述第一启动操作时所述振荡信号具有更低频率。5.如权利要求2所述的半导体器件，其中用于包括在所述非易失性存储器电路中的所述第一区域的读取操作的第一读取电压相比于用于包括在所述非易失性存储器电路中的所述第二区域的读取操作的第二读取电压而具有较高电压电平。6.如权利要求5所述的半导体器件，还包括电压供应电路，适用于将所述第一读取电压和所述第二读取电压供应至所述非易失性存储器电路。7.如权利要求1所述的半导体器件，其中所述内部电路包括存储体，以及 所述第二数据包括用于所述存储体的修复信息。8.如权利要求7所述的半导体器件，其中所述内部电路还包括设置电路，以及 所述第二数据还包括用于所述设置电路的设置信息。9.一种半导体器件，包括: 一个或更多个内部电路； 非易失性存储器电路，具有适用于储存用于所述非易失性存储器电路的操作的第一数据的第一区域、适用于储存与所述第一数据相同的数据的第二区域、和适用于储存用于所述内部电路的第二数据的第三区域； 第一寄存器，适用于暂时储存所述第一数据； 一个或更多个第二寄存器，适用于暂时储存所述第二数据；以及控制电路，适用于:当启动操作被执行时，控制所述非易失性存储器电路分别将所述第一数据和所述第二数据传送至所述第一寄存器和所述第二寄存器。10.一种操作具有非易失性存储器电路的半导体器件的方法，所述方法包括: 激活启动信号； 基于所述启动信号对包括在所述非易失性存储器电路中的第一非易失性存储器区域执行第一启动操作； 基于通过所述第一启动操作所得到的数据来优化所述非易失性存储器电路；以及在所述非易失性存储器电路被优化之后基于所述启动信号来对第二非易失性存储器区域执行第二启动操作。
【专利摘要】一种半导体器件，包括：一个或更多个内部电路；非易失性存储器电路，包括适用于储存用于非易失性存储器电路的第一数据的第一区域和适用于储存用于内部电路的第二数据的第二区域；第一寄存器，适用于暂时储存第一数据；一个或更多个第二寄存器，适用于暂时储存第二数据；以及控制电路，适用于控制非易失性存储器电路当执行启动操作时分别将第一数据和第二数据传送至第一寄存器和第二寄存器。
【IPC分类】G11C16/22, G11C17/18
【公开号】CN105280237
【申请号】CN201510194519
【发明人】李康设
【申请人】爱思开海力士有限公司
【公开日】2016年1月27日
【申请日】2015年4月22日
【公告号】US20160026471