线接地，将其他第二引出线悬空。
[0040]如上所述，本发明的存储阵列、存储对象逻辑关系的存储芯片及方法，具有以下有益效果:
[0041]本发明的存储阵列、存储对象逻辑关系的存储芯片及方法采用一种基于电可操作的阻变型存储阵列，该存储阵列具有相同数量且相互垂直的两组引出线，相互垂直且不同编号的两根引出线之间连接一个存储单元，每个存储单元由一个电可操作的变阻型二端器件和一个选通二极管构成，相互垂直且相同编号的两根引出线之间仅用一个可控开关器件连接。写入时，将所有的开关器件断开，使相同编号的引出线之间高阻，并对指定编号的两根引出线之间的单元施加电脉冲改变单元阻值;读出时，可将所有的开关器件连通，使相同编号的引出线之间低阻，在指定编号的两根引出线之间施加电信号读出电阻值。由于读出时，电流可通过开关器件在相同编号的引出线间传递，因此，若认为编号代表对象，而阻值表达两个对象间的关系的话，该芯片在读出时可以同时综合间接关系因素的贡献，可用于仿脑智能应用场景。
【附图说明】
[0042]图1显示为本发明的存储阵列的示意图。
[0043]图2显示为本发明的存储单元的示意图。
[0044]图3显示为本发明的存储对象逻辑关系的存储芯片的示意图。
[0045]图4显示为本发明的存储对象逻辑关系的存储方法的写入操作的流程示意图。
[0046]图5显示为本发明的存储对象逻辑关系的存储芯片的读出操作的流程示意图。
[0047]元件标号说明
[0048]I存储阵列
[0049]11存储单元
[0050]111上电极
[0051 ]112可变电阻材料层
[0052]113下电极
[0053]114P极
[0054]115N极
[0055]116高掺杂埋层
[0056]117第一通孔
[0057]118第二通孔
[0058]2接口模块
[0059]3控制模块
[0060]4驱动模块[0061 ]5 第一译码器
[0062]6第二译码器
[0063]7时钟模块
[0064]8电源模块
[0065]Sll ?S14步骤
[0066]S21 ?S25步骤
【具体实施方式】
[0067]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0068]请参阅图1?图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0069]如图1所示，本发明提供一种存储阵列I，所述存储阵列I包括:
[0070]具有相同数量且分别位于行方向和列方向的第一引出线和第二引出线，第一引出线及第二引出线分别编号。在本实施例中，所述第一引出线位于行方向，所述第二引出线位于列方向，所述第一引出线和所述第二引出线的方向可互换，不以本实施例为限。在本实施例中，将所述第一引出线从上到下依次命名为LO?Ln，将第二引出线从左到右依次命名为CO?Cn，其中下标O?η为编号。不同编号的第一引出线和第二引出线之间分别连接一存储单元11，相同编号的第一引出线和第二引出线之间分别连接一可控开关Μ。
[0071]具体地，如图1所示，所述存储单元11包括串联的变阻型二端器件R和选通二极管D，所述选通二极管D由第一引出线向第二引出线正向导通、由第二引出线向第一引出线反向截止。在本实施例中，所述变阻型二端器件R的一端连接第二引出线，另一端连接所述选通二极管D的负极，所述选通二极管D的正极连接第一引出线。如图2所示，更具体地，所述变阻型二端器件R包括可变电阻材料层112，位于所述可变电阻材料层112上下表面的上电极111和下电极113，以及外侧的二氧化硅介质材料层(图中未显示)；所述变阻型二端器件R的一端通过第二通孔118连接第二引出线，另一端连接所述选通二极管D;所述上电极111和所述下电极113的材料为W或TiN等电阻率较低的材料，所述可变电阻材料层112的材质为Ge、313 36的一种或合金，优选地，所述可变电阻材料层112为66、513 36组分比例为2:2:6的合金。所述选通二极管D包括P极114和N极115，其P极114与所述变阻型二端器件R的下电极113连接，N极115与高掺杂埋层116相连，通过第一通孔117与第一引出线连接。所述变阻型二端器件R在电脉冲信号作用下至少能在2种阻值状态间转变，例如高阻状态和低阻状态;或者所述变阻型二端器件R在电脉冲信号作用下，根据激励电信号的强度、波形不同，阻值可以在最高阻值和最低阻值之间变化，其中，所述最高阻值至少比所述最低阻值高一个数量级。
[0072]具体地，如图1所示，所述可控开关M在双向截止和由第二引出线向第一引出线单向导通的两种状态间切换，各可控开关M的控制端连接同一开关控制信号Ctl，在写入操作时各可控开关M全部关闭，在读出操作时各可控开关M全部打开。
[0073]如图3所示，本发明还提供一种存储对象逻辑关系的存储芯片，所述存储对象逻辑关系的存储芯片至少包括:接口模块2、控制模块3、驱动模块4、第一译码器5、第二译码器6、以及所述存储阵列I。
[0074]如图3所示，所述接口模块2用于数据的输入和输出。
[0075]具体地，所述接口模块2作为所述存储对象逻辑关系的存储芯片与外部设备交换信息的通道，现有技术中的任何接口模块均适用于本发明的存储对象逻辑关系的存储芯片。从所述接口模块2输入的数据包括第一对象a，第二对象b，以及第一对象a与第二对象b的逻辑关系值P。在本实施例中，所述第一对象a作为条件，所述第二对象b作为结果，所述逻辑关系值P为第一对象a成立时直接导致第二对象b成立的概率值。
[0076]如图3所示，所述控制模块3与所述接口模块2、所述驱动模块4及所述第一译码器5相连，获取输入的指令并产生相应的控制信号。
[0077]具体地，所述控制模块3与所述接口模块2、所述驱动模块4及所述第一译码器5双向连接，接受指令后输出各种控制信号以进行写、读或擦除操作。
[0078]如图3所示，所述驱动模块4与所述控制模块3及所述第二译码器6相连，根据所述控制模块3输出的控制信号产生写电流、擦电流或读电流。
[0079]具体地，写电流的幅值和脉宽可由所述控制模块3根据写入的逻辑关系值强度产生。
[0080]如图3所示，所述第一译码器5与所述控制模块3及所述存储阵列I的第一引出线相连，受所述控制模块3的控制选通第一对象a所对应的第一引出线。
[0081]如图3所示，所述第二译码器6与所述驱动模块3及所述存储阵列I的第二引出线相连，受所述控制模块3的控制选通第二对象b所对应的第二引出线。
[0082]如图3所示，所述存储阵列I分别连接所述控制模块3、所述第一译码器5以及所述第二译码器6。在写入操作时，所述存储阵列I受所述控制模块3输出的开关控制信号Ctl的控制关断所有可控开关，并向选通的第一引出线和第二引出线之间的存储单元写入第一对象a与第二对象b的逻辑关系值p。在读出操作时，所述存储阵列I受所述控制模块3输出的开关控制信号Ctl的控制开启所有可控开关，并从选通的第一引出线和第二引出线之间读出第一对象a与第二对象b的逻辑关系值p。
[0083]如图3所示，所述存储对象逻辑关系的存储芯片还包括时钟模块7和电源模块8，分别用