专利名称：半导体器件和制造方法以及电镀液的制作方法
技术领域：
本发明基于日本专利申请No.2002-127702，其内容在此通过引用结合进来。
然而，随着设备变得更加紧凑，在使用铜互连中，电迁移已经很显著。通常通过电镀形成作为铜互连的铜膜，电镀提供作为多个多晶铜颗位的聚合体的铜膜。当将电压加在具有这种结构的铜互连中时，经铜晶界发生导致电迁移的质量转移(mass transfer)。在较窄的互连中，铜晶粒大小越小，从而由于经这种晶界的质量转移的迁移问题变得更显著。
为解决这种电迁移问题(在下文中，称为“EM”)，已经有几种将银增加到铜互连中的尝试。
日本公开专利申请公开号2000-349085已经公开了用含银的铜合金制成的互连，并描述了银含量在至少0.1wt％到低于其最大固溶体限度的范围内的互连，如果超过最大固溶体限度，金属可形成具有Cu的化合物，导致互连断开或裂开。
日本公开专利申请公开号1999-204524已经公开了用含银的铜合金制成的互连，并描述了互连中的银含量最好是1wt％或更低，说明了形成用含银0.1wt％的铜合金制成的互连的例子。
为最小化电迁移，已经做出了使用含银的铜互连的一些其他尝试，所有这些研究考虑到目的已经得出结论，在铜膜中银含量在其固溶体限度内，因此至多1wt％。还没有开发出用于通过银含量高于上限来形成含银和铜的合金的方法，因此有关这种合金膜的物理特性以及当应用到半导体器件中时有关器件性能的影响信息还很少。
同时，铜互连中应力迁移已经变成显著的问题。图2表示由用波纹(damascene)方法形成的铜多层互连的示意性截面图，其中将上互连121b与下互连121a连接，上互连121b由接线塞子和在其上形成的互连组成。在图2(a)中，在上互连121b侧上形成空洞(void)122。即，在上互连121b的通孔区中形成空洞。在图2(b)中，在下互连121a的上表面上形成空洞122。这种空洞122可由于例如在半导体处理期间累积热在铜互连中生成的内部应力引起。在图2(a)中，由于上互连121b中的铜“上拉”，通过通孔中铜的向上迁移而形成空洞122。在图2(b)中，铜可在下互连121a中水平迁移，导致形成空洞122。
我们的研究已经证明在约150℃时这种空洞形成现象显著发生，150℃是用于半导体器件的实际工艺温度(例如，在焊接过程和光刻胶焙烧过程中)。因此生成的空洞可导致接线塞子和互连间的连接故障，降低半导体器件的成品率以及长期使用后半导体器件中的不稳定性。
为防止生成这种应力迁移，除调查过程外，必须研究除过程调查外的用于金属区如互连的材料本身。
另外，最近对器件操作的更高级的需要要求开发显示出比铜互连更高速度可操作性的用于互连的材料。
本发明的另一目的是提供用于始终如一地制造这种半导体器件的方法。
本发明提供包括在半导体衬底上的金属区的半导体器件，其中银含量高于金属区中组分金属的总含量的1wt％。
本发明也提供包括半导体衬底上的金属区的半导体器件，其中金属区包括铜和银；且银含量与金属区中组分金属的总量相比大于银比铜的固溶体限度。
在上述半导体器件中的金属区中具有比常规的由铜-银合金制成的互连结构中更多的银，因此，在例如制造半导体期间，当遭到累积热时，能有效地防止应力迁移。
该发明也提供包括在半导体衬底上的金属区的半导体器件，其中在金属区的温度-应力曲线中最大的磁滞误差为150Mpa或更小。
当半导体器件遇到累积热时，金属区的温度-应力曲线在加热和冷却过程中通常显示出不同的图形。将用于该差异的标志定义为“最大磁滞误差”。最大磁滞误差是表示加热和冷却过程的曲线间的最大间隔宽度。例如，在图8中，加热过程a和冷却过程b间的最大宽度是最大磁滞误差。在半导体器件中，当在制造半导体的过程期间遇到累积热时，减小不可逆的损失，从而有效地防止应力迁移。
本发明进一步提供包括在半导体衬底上的金属区的半导体器件，其中金属区中的组分金属的再结晶温度200℃或更高。再结晶温度是由于原子扩散而发生晶体颗粒变换或颗粒增长的温度。由于再结晶可在金属区中产生空洞或畸变，对提供可靠的金属区来说，较高的再结晶温度是重要的条件。上述半导体器件具有高于200℃的再结晶温度，因此当遇到累积热时可最小化不可逆损失，从而有效地防止应力迁移。可通过(例如)测量磁滞曲线来确定再结晶温度。图9表示用于确定再结晶温度方法。在加热过程期间的弯曲点，即温度上升开始后线性线和水平线间的交点对应于再结晶温度。在该图中，再结晶温度为220℃。
在根据本发明的半导体器件中，金属区可由具有互连塞子或焊点的形状的含银的金属制成。
本发明也提供用于制造半导体器件的方法，包括步骤在半导体衬底上形成金属区；将金属区的表面与含银的液体接触；以及加热金属区。
根据用于制造半导体器件的该方法，将金属区的表面与含银的液体接触导致银沉淀，然后进行加热以允许银扩散到金属区中。因此，可适当地形成含银的金属区。根据该发明，可通过便利的工艺始终如一地形成用铜—银合金制成的金属区。由于电镀液本身不必含有银，可更自由地选择电镀液。
本发明也提供用于制造半导体器件的方法，包括步骤将半导体衬底或在其上形成的薄膜与含银的电解液接触以沉淀银；在沉淀的银上形成金属区；以及加热金属区。
根据用于制造半导体器件的方法，在将含银的电解液接触后沉淀的银扩散到在其上形成的金属区中。因此，可适当地形成含银的金属区。根据本发明，可通过便利的工艺始终如一地形成铜-银合金制成的金属区。此外，可使金属区中的金属成分为同族的(homogeneous)。
本发明还提供用于制造半导体器件的方法，包括步骤将半导体衬底的形成设备的表面与含银的电镀液接触；以及在半导体衬底上形成含银的金属区。含银的电镀液可与形成设备的表面的全部或部分接触。具体来说，电镀液与半导体衬底表面、金属膜、绝缘膜或半导体膜或包含这些的任意组合的表面接触。
在使用无银的电镀液形成电镀膜后，可使与含银的电镀液接触导电。该方法可包括(例如)步骤形成铜膜以便它部分填充在半导体衬底上的绝缘膜中形成的凹面；然后将铜膜的表面与含银的电镀液接触以便在铜膜上形成含银的薄膜；然后抛光衬底的整个表面以便只在凹面中留下铜膜和含银膜。另外，该方法可包括步骤形成含银膜；在含银膜上形成铜膜；以及如上所述抛光衬镀表面组成。
根据用于制造半导体器件的该方法，可通过便利的工艺始终如一地形成用铜-银合金制成的金属区。可在金属区中提供同族金属成分。
在用于制造根据本发明的半导体器件的方法中，金属区中包含铜。此外，在用于制造根据本发明的半导体器件中，加热后，银含量可大于金属区中组分金属的总量的1wt％。因此，可始终如一地形成对应力迁移的高抵抗力的金属区。
当在本发明中的金属区由铜-银合金制成时，可另外增加其他组分。例如，诸如Zr、In、Al、Ti和Sn的组分可可增加的量合计达金属的总量的1wt％。增加Zr和/或IN以提高金属区和绝缘膜间和/或金属区与阻挡金属膜间的粘合性。可将Al、Ti和Sn扩散到起反应的铜-银合金膜的表面中，以粘合构成夹层绝缘膜的材料原子，产生提高的粘合性。
虽然描述过本发明的一些方面，可对这些做出改变。例如，当本发明应用到由波纹方法形成的互连结构时，本发明的效果变得更突出。将描述这些方面。
具体来说，本发明中的金属区可通过单一或两个波纹方法来形成。
单波纹方法包括步骤(a)在半导体衬底上形成作为金属膜的第一互连；(b)在半导体衬底的整个上表面上形成第一夹层绝缘膜，以便覆盖第一互连；(c)有选择地去除第一夹层绝缘膜以形成到达第一互连的上表面的连接孔；(d)形成包上连接孔的内表面的阻挡金属膜，然后形成填充连接孔的金属膜；(e)去除在连接孔外形成的金属膜；(f)在半导体衬底的整个表面上形成第二夹层绝缘膜，以便它覆盖在连接孔中形成的金属膜；(g)有选择地去除第二夹层绝缘膜以形成互连凹槽，在互连凹槽底部露出在连接孔中形成的金属膜；(h)形成覆盖(coat)互连凹槽的内表面的阻挡金属膜，然后形成填充互连凹槽的金属膜；以及(i)去除在互连凹槽外形成的金属膜以形成第二互连。
在该方法中，第一和第二互连以及整个连接孔或者它的一部分可是将根据本发明的半导体器件或方法应用到其的“金属区”。可适当地省略上述(a)至(i)的一些步骤。
双波纹方法包括步骤(a)在半导体衬底上形成作为金属膜的第一互连；(b)在半导体衬底的整个表面上形成第一夹层膜，以便它覆盖第一互连；(c)有选择地去除第一夹层绝缘膜以形成到达第一互连的上表面的连接孔，并形成连接到连接孔的上表面的互连凹槽；(d)形成覆盖连接孔和互连凹槽的表面的阻挡金属膜，并且形成金属膜以便它填充连接孔和互连凹槽；以及(e)去除在互连凹槽外形成的金属膜。
在该方法中，第一和第二互连以及整个连接孔或者它的一部分可是将根据本发明的半导体器件或方法应用到其的“金属区”。可适当地省略上述(a)至(e)的一些步骤。
由上述波纹方法形成的互连结构包括半导体衬底、在半导体衬底上形成的第一互连、连接到第一互连的接线塞子以及连接到接线塞子的第二互连。
在该半导体器件中，第一和第二互连以及整个连接孔或者它的一部分可是可将本发明应用到其的“金属区”。
图2表示示例说明由于应力迁移形成空洞的互连结构的截面图。
图3至6是示例说明用于制造如
图1(a)中所示的互连结构的方法的过程图。
图7是表示磁滞曲线的例子的图。
图8是表示磁滞曲线的例子的图。
图9表示用于确定再结晶温度方法。
图10是示例说明确定通孔链电阻(chain resistance)的原理的图。
图11至15是示例说明用于磁滞曲线的确定的示例结果的图。
图16是用于Ag-Cu两个组分共晶化合物的状态图。
图17表示银含量和互连电阻间的关系。
在这些图中，符号具有下述意义22a是第一互连，22b是第二互连，28是接线塞子；101是绝缘膜；102是阻挡金属膜；103是铜-银合金膜；104是夹层绝缘膜；105是互连凹槽；106、106a和106b是阻挡金属膜；107是晶粒金属膜；108是含银膜；110是镀铜膜；111是铜-银合金膜；111a是夹层接线塞子；111b是铜-银合金膜；114是镀铜-银合金膜；117是镀铜膜；121a是下互连；121b是上互连；122是空洞。
在此使用的术语“合金”是指通过熔化和凝结两种或多种金属元素获得的产品，并且，除了含有金属元素之外；它还包括非金属或半金属元素。根据组分元素的混合类型，合金可具有固溶体或金属间化合物或及其混合物的状态。因此，在此使用的术语“合金”也包括包含到其固溶体限制或更高的组分的这种产品。
在铜-银合金膜103和铜-银合金膜111中，银含量与整个合金膜相比最好是1wt％或更高，更优选的是2wt％或更高，以便更始终如一地防止应力迁移。银含量与整个合金膜之比为3wt％或更高可有效地降低最大磁滞误差，导致更稳定地防止应力迁移。具体来说，当本发明应用到用于形成具有不同互连宽度的金属互连的方法中时，如上所述的银含量可允许是要始终如一地引入到每个互连中的预定银总量，导致有效地防止应力迁移。相对整个合金膜的银含量没有具体的上限，但根据稳定形成铜-银合金膜，最好是99wt％或更低，更优选的是80wt％或更低，进一步优选的是50wt％或更低。考虑到电阻减少，银含量与整个合金膜相比最好为90wt％或更高，更优选的是95wt％或更高，进一步优选98wt％或更高。
银含量最好高于银与铜比的固溶体限度。因此，即使当改变生产过程时，可更始终如一地防止应力迁移。尽管还不是完整了解原因，当铜-银合金遇到累积热时，高于银对铜的固溶体限度的银含量将始终如一地降低磁滞的影响。这将用例子来描述。
将参考图16来描述银-铜的固溶体限度。如图16所示，Ag-Cu两个组分和共晶化合物具有39.9wt％的共晶点Y(转换成与银与铜比wt％)、共晶温度779℃，以及Ag比Cu的4.9wt％的最大固溶体限度(ZAg与Cu之比的固溶体限度最大的点)。在图16中，在温度曲线X上绘出固溶体限度，固溶体限度在点Z为最大(最大固溶体限度)。在半导体器件的生产中，最大工艺温度为约400℃，在该温度，固溶体限度为约1wt％(转换成Ag与Cu比wt％)。在本发明中，金属区中相对组分金属的总量的银含量最好超过银比铜的固溶体限度。该固溶体限度最好是在温度范围(例如)0℃至400℃内的固溶体限度的最大值。
将示出将本发明应用到用波纹方法形成的互连结构中的实施例。图1(b)表示本发明应用于由单波纹方法形成的铜多层互连结构的例子。如图1(a)所示的结构优点在于可通过同时形成夹层接线塞子和互连来减少生产步骤的数量。然而，由于夹层连接塞子和互连形成为集成部分，应力迁移的影响将变得显著，导致在如图2(a)所示的模式中形成空洞的较大趋势。另一方面，在图1(b)中，尽管增加了生产步骤的数量，将铜-银合金膜分成两个部分，即，经中间阻挡金属膜106b的夹层接线塞子和互连，可更减少应力迁移。在图(1)b中，在绝缘膜101中形成由阻挡金属膜102和的铜-银合金膜103组成的下互连。在绝缘膜上，形成夹层绝缘膜104，其中形成由作为铜-银合金的夹层接线塞子111a以及阻挡金属膜106a构成的通孔塞子，且形成由铜-银合金膜111b和阻挡金属膜106b构成的上互连。在铜-银合金膜103、夹层接线塞子111a以及铜-银合金膜111b中，银含量与整个合金膜相比最好为1wt％或更多，更优选的是2wt％或更高，以便更始终如一地防止应力迁移。银含量与整个合金膜之比为3wt％或更高可有铲地降低最大磁滞误差，导致更稳定地防止应力迁移。具体来说，当本发明应用于形成具有不同的互连宽度的金属互连的方法时，上述银含量可允许是要始终如一地引入到每个互连中的预定银总量，导致有效防止应力迁移。这对银含量与整个合金膜相比来说并不没有具体的上限，但根据稳定形成铜-银合多膜时，其最好为99wt％或更低，更优选的是80wt％或更低以及进一步优化为50wt％或更低。银含量最好超过银对铜的固溶体限度。因此，即使当改变生产过程时，可更始终如一地防止应力迁移。
在图1(a)和(b)的互连结构中，可用从聚硅氧烷，如HSQ(氢硅倍半环氧乙烷)、MSQ(甲基硅倍半环氧乙烷)、MHSQ(甲基氢硅倍半环氧乙烷)；芳香烃有机材料如多芳基醚(PAE)、二乙烯基硅氧烷-2-苯环丁烯(BCB)以及Silk、以及具有低电介质常数的材料，如SOG(玻璃上自旋)、FOX(易流动的氧化物)、聚对二甲苯基、Saitop以及苯环丁选择的材料来制造夹层绝缘膜104。HSQ可具有各种结构的任何一种，诸如所谓的梯形和笼型。具有低电介常数的这种绝缘膜可用来最小化诸如串扰的问题，在设备中产生提高的可靠性。
绝缘膜101或夹层绝缘膜104最好用具有基本上等于扩大到用于互连的组分金属的热系数的材料制成。因此，可有效地最小化接线塞子和互连中的应力迁移。根据这些条件，例如，当使用铜/含银金属膜作为金属互连时，夹层绝缘膜最好用HSQ(氢硅倍半环氧乙烷)制成。
在图1中所示的互连结构中，阻挡金属膜102和106可包含高熔化金属如Ti、W和Ta。用于阻挡金属膜的优选金属的例子包括Ti、TiN、w、WN、Ta以及TaN。特别是，最好使用顺序地层压Ta和TaN的钽屏蔽金属。可通过适当的方法如溅射或CVD来形成阻挡金属膜。可根据一些条件如材料类型和互连结构来适当地确定阻挡金属膜的厚度，例如约1至30nm。
尽管在图1中未示出，可在绝缘膜101和夹层绝缘膜104间适当设置扩散势垒区。扩散势垒区可防止互连或塞子的组分金属扩散到绝缘膜中。此外，当在用于形成互连结构的过程中形成夹层连接孔时，它可起侵蚀制动器的作用。用于扩散势垒区的金属的例子包括SiC、SiCN、SiN、SiOF和SiON。
然后将描述金属区诸如本发中的互连的组分材料。图7表示当互连遇到由加热和冷却过程组成的累积热时，内部应力的变化。水平轴是温度，而垂直轴是铜互连中的内部应力。如图中所示，在加热过程(a)和冷却过程(b)之间发生磁滞。
当温度从室温升高时，内部应力从可伸长模式改变成压缩模式。然后，当温度超过用于铜的再结晶温度T1时，发生塑性变形以及内部应力保持在相对恒定的值(a)上。然后，当温度下降时，互连中的内部应力从压缩模式改变成可伸长模式，然后，用相对恒定的拉应力(b)进行冷却过程。
如图中所示，加热和冷却过程间的磁滞导致铜互连中的组分金属的迁移。即，较大的磁滞导致较大的迁移或变形，这可由于导致不可靠设备的空洞而导致断开。
在本发明中，选择可降低这种磁滞的互连材料以提供可靠的互连结构。图8示意地表示当使用不同互连材料时的温度-应力曲线。在该图中，水平轴是温度，而垂直轴是互连中的内部应力。图8(a)表示铜互连的常见性能，而图8(b)表示当根据本发明形成铜-银合金膜时铜-银互连的性能。
在本文中，如图8所示，将过程(a)和(b)间的最大宽度定义为最大磁滞误差。在本发明中定义的互连材料可用来显著地降低最大磁滞误差。最大磁滞误差最好是150Mpa或更低，更优化的为100Mpa或更低。因此，能始终如一地防止应力迁移。此外，当最大磁滞误差为80Mpa时，即使在用约0.1μm的大小形成细微互连期间，也可有效地防止应力迁移。
在图7中，再结晶温度T1的增加给出了如图8(b)所示的曲线。它表示在诸如互连的金属区中再结晶温度T1的增加有效地用于降低最大磁滞误差。在加热过程期间，在温度高于再结晶温度T1的区域中出现应力值的平稳状态，因此可增加再结晶温度T1以降低导致降低的最大磁滞误差的平稳状态。即，可降低工艺温度最大值(图7或8中的磁滞曲线中的最右点)以及再结晶温度T1之差以降低最大磁滞误差，金属区如互连的再结晶温度最好是200℃或更高，更优选的是300℃或更高。因此，可始终如一地防止应力迁移。由于用于半导体器件的工艺温度通常是400℃或更低，再结晶温度可为350℃或更高以更始终如一地防止过程期间的应力迁移。
将参考附图更具体地描述本发明的一些实施例。
首先，在硅衬底(未示出)上形成绝缘膜101，然后在绝缘膜上形成由阻挡金属膜102和铜-银合金103组成的下互连。在这里，下互连可通过如下所述的过程来形成。
在绝缘膜101上形成夹层绝缘膜104后，通过多步干刻蚀方法形成具有T形截面的互连凹槽105。图3(a)示出了步骤未的状态。
然后，在整个衬镀表面上形成阻挡金属膜106(图3(b))。阻挡金属膜106的组分材料或包含高熔化金属如钛、钨和钽，例如，钛、氮化钛、钨、氮化钨、钽以及氮化钽。它可是层压两个或多层的多层膜。
阻挡金属膜106可通过适当的方法如溅射和CVD形成。
然后，在阻挡金属膜106上形成晶粒金属膜107(图3(c))。晶粒金属膜107起用于上表面中电镀增长的晶粒的作用，且可由铜或铜-银合金制成。晶粒金属膜107可通常由溅射形成。
在这种情况下，衬底表面与含银的电镀液接触以便在晶粒金属膜107上形成含银膜108(图4(a))。由于银具有比铜更低的沉淀电位，因此如上所述形成银膜。含银电解液的最优例子是硫酸银的水溶液。在这里，水硫酸银溶液的浓度可是按重量计算两者包括在内30wt％的50ppm。特别希望使电解液饱和或超饱和。因此，可最小化铜的溶解以防止金属区变形。这种与含银电解液的接触将银沉淀在晶粒金属膜107上以形成含银膜108。具体来说，由于作为晶粒金属膜107的组分，银具有比铜更代的电离倾向，因此在晶粒金属膜107的表面发生氧化还原反应，导致银沉淀以形成含银膜108。
然后，通过电镀将镀铜膜110形成在衬底表面上(图4(b))。电镀液可是，但不局限于硫酸铜的水溶液。
然后，在200℃至450℃的范围内的温度使产品退火。退火可增加构成镀铜膜110的铜颗粒的电阻的稳定降低。同时，银从含银膜108扩散到镀铜膜110中以便在互连凹槽中形成由铜-银合金制成的膜。
最后，通过CMP(化学机械抛光)去除在互连凹槽外形成的镀铜膜110以形成由铜-银合金(图4(c))形成的互连结构。
根据上述过程，可使用常规方法来始终如一地形成由铜-银合金制成的互连结构。另外，由于电镀液本身不必包含银，可更自由地选择电镀液。例如，将具有良好填充属性的电镀液用在窄凹槽或孔中以始终如一地形成具有较小宽度的含银互连来实施上述过程。
在实施例1中实施图3(a)至(c)的步骤后，通过电镀在晶粒金属膜107上形成铅-银合金电镀膜114(图5(a))。使用的电镀液最好包含铜或银以便银比铜的比例按重量计算为0.1％至80％。
该电镀液最好不含氯化物离子。如果氯化物离子存在于电镀液中，从电镀液中显著地沉淀银，具体来说，在将银加入薄膜中前，发生沉淀。因此，不能始终如一地形成合金膜。
这种电镀液的例子如下。(i)焦磷酸盐电镀液可将银离子增加到普通铜焦磷酸盐电镀液中以准备含有铜和银的焦磷酸盐电镀液。使用例如氮化银溶液、硫酸银溶液增加银。该电镀液的具体成分是例如，铜0.01至5mol/L；银0.01至5mol/L；焦磷酸及其盐0.01至5mol/L水。(ii)乙二胺电镀液可将银离子增加到普通铜乙二胺电镀液中以准备包含铜和银的乙二胺电镀液。可使用例如氮化银电解液、硫酸银电解液来增加银，该电镀液的具体成分如下，铜0.01至5mol/L；银0.01至5mol/L；乙二胺0.01至5mol/L水。
这些电镀液的每一种可包含一个或多种适合的添加剂。例如，它可包含诸如聚乙二醇、聚丙二醇、季铵盐以及明胶的表面活性剂。这些添加剂可均衡铜晶体大小并获得具有统一厚度的电镀膜。通常可按重量计算为增加的表面活性剂的量与电镀液总量之比为，但不局限于1比1000ppm。
最好，电镀液基本上无氯化物。具体来产，最好氯浓度为0.01mg/L或更少。因此，可有效地防止由于与氯反应的银的沉淀，以便可始终如一地形成用铜-银合金制成的金属膜。
可适当的确定地电镀条件，它们可是例如如下所示。
电流密度0.1至100A/dm2；溶液温度10至80℃。
在电镀期间应用的电流可是直流电或脉冲电流。
在如上所述形成铜-银合金电镀膜114后，由CMP抛光衬底表面以形成由阻挡金属膜106和铜-银合金膜111组成的上互连。
根据该实施例，适宜的方法可用来始终如一地形成由铜-银合金制成的互连结构。可使互连结构中的金属成分均匀。
在实施例1中实施图3(a)至(c)步骤后，通过电镀在晶粒膜107上形成镀铜膜114(图6(a))。在这里，使用的电镀液可是普通的镀铜液，但最好是无氯化物的电镀液。例如，它可最好是已经去除氯化物离子的普通硫酸铜电镀液、焦磷酸铜电镀液或乙二胺铜电镀液。它可防止在随后的步骤中，镀铜膜117中银与氯化物离子反应以便始终如一地获得同铜-银合金制成的金属膜。
然后，通过电镀在镀铜膜117上形成镀铜-银合金膜114(图6(b)。在这里，最好使用无氯化物离子的电镀液。具体来说，如实施例2中所述的焦磷酸盐电镀液和乙二胺电镀液。
然后，以200℃至450℃的范围内的温度使产品退火。通过退火，将银从镀铜-银合金膜114扩散到镀铜膜117以便在互连凹槽中形成由具有相对均匀的成分的铜-银合金制成的薄膜。此外，可增加构成这些薄膜的金属颗粒的大小，导致稳定降低电阻。
然后，通过CMP使整个衬镀表面变平以形成由阻挡金属膜106和铜-银合金膜111构成的互连结构(图6(c))。
根据该实施例，可使用适宜的方法来始终如一地形成用铜-银合金制成的互连结构。可使互连结构内的金属成分均匀。具体来说，由于使用两种电镀液，可使用具有良好填充属性的电镀液来填充窄的凹面，然后含银的电镀液可用来在具有窄的宽度的互连凹槽中始终如一地形成铜-银合金膜，从而适合地形成可靠的互连结构。几个例子例子1通过波纹方法形成图17中的金属互连。所有这些互连具有0.1至0.5μm(宽)×0.3μm(厚)×49mm(长)的尺寸，以及在互连金属中银含量为0，1.5和2.0wt％。使用无氯化物离子的电镀液通过电镀形成互连。对由此形成的互连，确定互连电阻以及获得如图17所示的结果。该图表示在银含量与互连中的组分金属的总量相比为1.5wt％或更高时在互连结构中抑制电阻增加。在铜-银合金中，原子％和wt％间的关系是例如，0.9原子％的银含量对应于1.5wt％。例子2在该例子中，形成图10中示出的两层互连结构以便测试产品率。该双层互连结构称为通孔链，其中平行地形成第一互连22a以及形成与它们垂直的第二互连22b。互连的宽度应当是如5微米的宽度以有效地测试应力迁移可靠性。这些互连经20,000接线塞子28彼此连接。在该图中，省略了半导体衬底和夹层绝缘膜。可将指定的电压应用到通孔链端以测量通过10,000第一互连22a、10,000第二互连22b以及20,000接线塞子28的电阻。将电阻称为链电阻，它是确定通孔连接的质量的有效标志。当将互连结构放在指定的热环境下时，可确定链电阻中的变化以便适当地估算它的应力迁移电阻。
表1
在准备好样品后，将它们放在150℃达500小时，然后进行成品率测试。作为参考，对如上所述准备的双层互连结构确定通孔链，将其放在室温下达500小时(b0)。
表1表示当用于参考样品b0的电阻为100％时，用于样品b1至b3的相对电阻。在该表中，将电阻描述成来自通过估算多个准备的样品获得的结果的范围。较高值表示较高的应力迁移电阻。
从该图中的结果可知，通过使用由银-铜合金制成的互连结构，特别是银含量与互连中的组分金属的总量相比超过1wt％的互连结构，可有效地防止应力迁移。例子3为估算用于图1和2中的样品的材料属性，确定磁滞属性以及再结晶温度。
样品准备如下。通过等离子CVD，在硅衬底上沉淀500nm的氧化硅膜，然后，在氧化硅膜上沉淀50nm的Ta膜。然后，通过溅射，在上表面上沉淀100至200nm的镀铜晶粒膜。然后，使用指定的电镀液，在镀铜晶粒膜上沉淀600至700nm的铜或铜-银合金膜。铜或铜-银合金膜的成分如表2所示，其中电镀液1包含氯化物离子而电镀液2没有。
因此，将准备好的样品暴露于25℃至400℃的热循环下。在该累积热中，在加热过程中加热速率为10℃/min而在冷却循环中冷却速率约为10℃/min。重复热循环两次并在第二循环期间估算磁滞属性，因为根据第一热循环期间，由薄膜构成的颗粒增长的事实，为精确地确定磁滞属性，认为在第二热循环期间估算磁滞属性是很适合的，而且在实际工作条件下或过程期间加热的情况下估算稳定性是很重要的。也在第二热循环期间确定再结晶温度。
通过计算从测量的衬底的弯曲度的电镀膜中内部应力来估算磁滞属性。通过确定衬底表面上的照射的激光束的反射角来计算衬底弯曲度。从由此获得的磁滞属性确定最大磁滞误差和再结晶温度(第二热循环期间的温度-应力曲线)。结果如表2所示。用于一些样品的磁滞曲线如图11至15所示，其中样品C1、C2、C4、C5或C6分别对应于图11、14、12、13和15。
表2
从上述结果可以理解到，当银含量与互连中组分金属的总量相比超过1wt％时，再结晶温度增加并且显著地降低最大磁滞误差。由于磁滞属性的这种改善，可获得例子2中的b3的良好属性。
如上所述，根据本发明，可提供具有诸如应力迁移电阻的良好属性的可靠的半导体器件，因为诸如互连结构的金属区由(i)含有特定的量的银的金属、(ii)其用于金属区的温度-应力曲线中的最大磁滞误差在特定范围内的金属，或(iii)其再结晶温度在特定范围内的金属制成。
权利要求
1.一种半导体器件，其包括半导体衬底上的金属区，其中，银含量与金属区中的组分金属的总量之比超过1wt％。
2.一种半导体器件，其包括半导体衬底上的金属区，其中，金属区包括铜和银，以及银含量与金属区中组分金属的总量相比超过银比铜的固溶体限度。
3.一种半导体器件，其包括半导体衬底上的金属区，其中，金属区中温度-应力曲线中的最大磁滞误差为150MPa或更低。
4.一种半导体器件，其包括半导体衬底上的金属区，其中，金属区的组分金属的再结晶温度为200℃或更高。
5.如权利要求3所述的半导体器件，其中，金属区包括含银的金属。
6.如权利要求4所述的半导体器件，其中，金属区包括含银的金属。
7.如权利要求1所述的半导体器件，其中，金属区为互连、塞子或焊接点。
8.如权利要求2所述的半导体器件，其中，金属区为互连、塞子或焊接点。
9.如权利要求3所述的半导体器件，其中，金属区为互连、塞子或焊接点。
10.如权利要求4所述的半导体器件，其中，金属区为互连、塞子或焊接点。
11.一种用于制造半导体器件的方法，其包括步骤在半导体衬底上形成金属区；将金属区的表面与含银的液体接触；以及加热金属区。
12.如权利要求11所述的用于制造半导体器件的方法，其中，所述金属区含铜。
13.如权利要求11所述的用于制造半导体器件的方法，其中，加热后，银含量与金属区中组分金属的总量之比超过1wt％。
14.一种用于制造半导体器件的方法，包括步骤将半导体衬底或其上形成的薄膜与含银的溶液接触以便沉淀银；在沉淀的银上形成金属区；以及加热金属区。
15.如权利要求14所述的用于制造半导体器件的方法，其中，所述金属区含铜。
16.如权利要求14所述的用于制造半导体器件的方法，其中，加热后，银含量与金属区中组分金属的总量之比超过1wt％。
17.一种用于制造半导体器件的方法，包括步骤将半导体衬底的形成设备的表面与含银的电镀液接触；和在半导体衬底上形成含银的金属区。
18.如权利要求17所述的用于制造半导体器件的方法，其中，按重量计算，电镀液中氯化物离子的浓度为100ppm或更低。
19.如权利要求17所述的用于制造半导体器件的方法，其中，电镀液包含0.01至5mol/L的铜、0.01至5mol/L的银，0.01至5mol/L的乙二胺，和水。
20.如权利要求17所述的用于制造半导体器件的方法，其中，电镀液包含0.01至5mol/L的铜、0.01至5mol/L的银，0.01至5mol/L的焦磷酸或其盐，和水。
21.如权利要求17所述的用于制造半导体器件的方法，其中，所述金属区包含铜。
全文摘要
本发明的目的是提高应力－迁移电阻以及包含金属区的半导体器件中的可靠性。在绝缘膜101中形成由阻挡金属膜102和铜－银合金膜103上组成的下互连，然后在其上形成夹层绝缘膜104。在夹层绝缘膜104中形成由阻挡金属膜106和铜－银合多膜111组成的上互连。下和上互连用含有的银与总量之比超过银比铜的固溶体限度的铜－银合金制成。
文档编号H01L21/288GK1453834SQ0312248
公开日2003年11月5日 申请日期2003年4月28日 优先权日2002年4月26日
发明者上野和良 申请人:恩益禧电子股份有限公司