专利名称：存储器件和半导体器件的制作方法
技术领域：
本发明涉及一种存储器件和半导体器件，更具体而言，涉及这样的一种存储器件和半导体器件，它们包括存储单元，所述存储单元使用存储元件，用于按照电阻状态来存储和保持信息。
背景技术：
在诸如计算机的信息设备中，作为随机存取存储器，高速度运行且具有高密度的DRAM(动态随机存取存储器)被广泛地使用。但是，因为DRAM是在关闭电源时擦除信息的易失性存储器，因此需要不擦除信息的非易失性存储器。
作为被认为是在未来大有希望的非易失性存储器，已经提出了FeRAM(铁电存储器)、MRAM(磁存储器)、相变存储器和诸如PMC(可编程金属化单元)和RRAM(电阻RAM)之类的电阻改变型存储器。
在这些存储器的情况下，即使不提供电源，也可以长时间地保存所写入的信息。而且，在这些存储器的情况下，作为被形成为非易失性的结果，考虑取消刷新操作，并且可以对应地降低功耗。
另外，诸如PMC和RRAM之类的电阻改变型非易失性存储器被以下述形式相当简单地配置具有作为被施加电压和电流的结果而其电阻值改变的特性的材料被用于用以存储和保持信息的存储层，提供两个电极并且所述存储层在其间，以及向这两个电极施加电压和电流。因此，容易实现存储元件的精细布局(fine patterning)。
PMC被构造使得将包含预定的金属的离子导电体夹在两个电极之间，并且利用这样的特性作为使得在离子导电体中包含的金属进一步被包含在所述两个电极之一中的结果，当在两个电极之间施加电压时，离子导电体的电阻或电容的电特性改变。
更具体而言，所述离子导电体由硫族化物(chalcogenide)和金属的固溶体(例如非晶体的GeS或非晶体的GeSe)构成，并且两个电极之一包含Ag、Cu或Zn(例如参见PCT日本翻译专利公开物第2002-536840号)。
对于RRAM的构成，例如介绍有一种构成，其中，多晶PrCaMnO3薄膜被夹在两个电极之间，并且在两个电极之间施加电压脉冲或电流脉冲，使得作为记录膜的PrCaMnO3的电阻值大大地改变(例如参见W.W.Zhuang，“新型大磁阻薄膜非易失性电阻随机存取存储器(RRAM)”，技术文摘“国际电子器件会议”，2002年，第193页(W.W.Zhuang，”Novel ColossalMagnetoresistiVe Thin Film Nonvolatile Resistance Random Access Memory(RRAM)”，Technical Digest“International Electron Devices Meeting”，2002，p.193))。因此，在当记录(写入)信息时和当擦除信息时之间极性不同的电压脉冲被施加。
而且，对于RRAM的另一种构成，例如介绍有一种构成，其中，掺杂少量Cr的SrZrO3(单晶或多晶)被夹在两个电极之间，并且使得电流从这些电极流动，使得记录膜的电阻改变(例如参见A.Beck，“在用于存储器应用的薄氧化物膜中的可再现的转换效果”，应用物理文献，2000年，第77卷，第139-141页(A.Beck，“Reproducible switching effect in thin oxide films formemory applications”，Applied Physics Letters，2000，Vol.77，p.139-141))。
在这个“在用于存储器应用的薄氧化物膜中的可再现的转换效果”中，示出了存储层的电流I对电压V的特性，并且在记录和擦除期间的门限电压是±0.5V。而且，在这种结构中，通过电压脉冲的施加，记录和擦除信息是可能的，必要的脉冲电压被设置在±1.1V，而必要的电压脉冲宽度被设置在2ms。另外，高速记录和擦除是可能的，并且有报道在100ns的电压脉冲宽度的操作。在这种情况下，必要的脉冲电压是±5V。
发明内容
但是，在当前的情况下，对于FeRAM，其非破坏性读取困难，并且因为需要执行破坏性的读取，因此读取速度慢。而且，因为由于读取或记录而导致的极化反转的次数受限，因此重写的次数可能有限制。
MRAM需要用于记录的磁场，并且被使得流过布线的电流产生所述磁场。结果，在记录期间需要大量的电流。
相变存储器件是这样的存储器，其中，通过施加具有相同极性和不同幅度的电压脉冲来执行记录。因为这种相变存储器按照温度来使得转换产生，因此存在问题这种相变存储器对于环境温度的改变敏感。
在PCT日本翻译专利公开物第2002-536840号中所描述的PMC中，非晶体GeS或非晶体GeSe的结晶温度是大约摄氏200度，并且当离子导电体结晶时，所述特性变差。因此，PMC具有问题不能在当实际地制造存储元件的步骤——例如在形成CVD绝缘膜、保护膜等的步骤——中承受高温。
在W.W.Zhuang，“新型大磁阻薄膜非易失性电阻随机存取存储器(RRAM)”，技术文摘“国际电子器件会议”，2002年，第193页和A.Beck，“在用于存储器应用的薄氧化物膜中的可再现的转换效果”，应用物理文献，2000年，第77卷，第139-141页中所述的RRAM的构成中提出的存储层的材料都是结晶材料，因此产生这样的问题需要大约摄氏600度的热处理，所提出的材料的单晶体的制造非常困难，并且精细布局变得困难，这是因为当使用多晶体时有晶界(grain boundary)的影响。
另外，在上述的RRAM中，已经提出了通过施加脉冲电压而记录或擦除信息。但是，在所提出的结构中，在记录后的存储层的电阻值根据所施加的脉冲电压的脉冲宽度而改变。在记录后的电阻值以这种方式依赖于记录的脉冲宽度间接地意味着所述电阻值即使在重复地施加同一脉冲时也改变。
例如，在上述的“新型大磁阻薄膜非易失性电阻随机存取存储器(RRAM)”中，已经有报告当施加相同极性的脉冲时，根据其脉冲宽度而极大地改变在记录后的电阻值。RRAM具有这样的特征当脉冲宽度小于或等于50ns时，由于记录而导致的电阻的变化率减小，并且当脉冲宽度大于或等于100ns时，当脉冲宽度提高时，电阻值不是在固定值饱和，而是相反地接近在记录之前的电阻值。在上述的“新型大磁阻薄膜非易失性电阻随机存取存储器(RRAM)”中，介绍了存储器结构的特性，其中，存储层和用于控制存取的MOS晶体管彼此串联，并且它们以阵列排列。在此，已经有报告当在10ns至100ns的范围内改变脉冲宽度时，在记录后的存储层的电阻值按照脉冲宽度而改变。当进一步增加脉冲宽度时，预期所述电阻由于存储层的特性而再次减小。
具体而言，在RRAM中，因为在记录后的电阻值依赖于脉冲电压的幅度及其脉冲宽度，因此如果在脉冲电压的幅度及其脉冲宽度中有变化，则在记录后的电阻值变化。
因此，在小于或等于大约100ns的脉冲电压，由于记录而导致的电阻改变率小，并且容易受到在记录后的电阻值中的变化的影响。因此，难于稳定地执行记录。
于是，当在这样的短脉冲电压上执行记录时，为了可靠地执行记录，需要执行在记录后确认(验证)信息的内容的步骤。
例如，在记录之前，执行读取和确认已经在存储元件中存储的信息的内容(存储层的电阻值)的步骤，并且对应于在所确认的内容(电阻值)和要记录的内容(电阻值)之间的关系执行记录。或者，在记录后，执行读取和确认在存储元件中存储的信息的内容的步骤，并且当所述电阻值与期望的电阻值不同时，执行重新记录以纠正至期望的电阻值。
因此，使得记录所需要的时间更长，并且例如，使得难于高速执行重写数据。
为了解决上述的问题，已经提出了一种存储器件，其中，存储单元包括存储元件，所述存储元件具有下列特性作为向所述存储元件的两端之间施加大于或等于门限电压的电压的结果，其电阻值改变；以及电路元件，它与所述存储元件串联，并且作为负荷。所述存储器具有这样的特性当在存储元件和电路元件的两端之间施加的电压大于或等于(大于所述门限电压的)特定电压时，在存储元件从电阻值高的状态向电阻值低的状态改变后的所述存储单元的存储元件和电路元件的组合电阻值变为几乎固定的值，而不论所述电压的幅度如何(参见例如日本专利申请第2004-22121号)。通过这个存储器件实现了稳定的记录，并且缩短了记录信息所需要的时间。
当用于使得存储元件从电阻值高的状态向电阻值低的状态改变的操作被定义为写入时，当用于使得存储元件从电阻值低的状态向电阻值高的状态改变的操作被定义为擦除时，并且当用于确定存储元件的导电状态或绝缘状态的操作被定义为读取时，为了实现正常的读取，必须定义要施加到存储单元的电压或流过存储单元的电流，以便不在读取期间错误地进行写入或擦除。
已经提出了一种技术，用于施加电压使得对存储单元不执行写入和擦除，以便在读取期间不错误地进行写入或擦除(参见例如日本未审查的专利申请公开物第2004-87069号)。
但是，如在日本未审查的专利申请公开物第2004-87069号中所述，当在读取期间施加与在写入和擦除期间被施加到存储单元的电压不同的电压时，需要用于设置这样的电压的复杂电路。需要复杂电路的存储器件降低了存取速度，并且增加了存储单元的面积。
考虑到上述问题而做出了本发明，期望提供不需要复杂电路的存储器件和半导体器件。
按照本发明的一个实施例，提供了一种存储器件，包括存储元件，具有这样的特性作为被施加大于或等于第一门限信号的电信号的结果，其电阻值从高状态向低状态改变，并且作为被施加大于或等于第二门限信号的电信号的结果，其电阻值从低状态向高状态改变，所述第二门限信号的极性与第一门限信号的极性不同；以及电路元件，与存储元件串联，并且作为负荷，所述存储元件和电路元件形成存储单元，并且多个所述存储单元以矩阵排列，其中，在读取存储元件时的电路元件的电阻值与在写入或擦除存储元件时的电阻值不同。
在此，作为将在读取存储元件时的电路元件的电阻值设置为与在写入或擦除存储元件时的电阻值不同的预定电阻值的结果，可以控制要施加到存储元件的电信号，并且可以执行正常的读取，而不在读取期间错误地执行写入和擦除。
按照本发明的另一个实施例，提供了一种半导体器件，包括存储元件，具有这样的特性作为被施加大于或等于第一门限信号的电信号的结果，其电阻值从高状态向低状态改变，并且作为被施加大于或等于第二门限信号的电信号的结果，其电阻值从低状态向高状态改变，所述第二门限信号的极性与第一门限信号的极性不同；电路元件，与存储元件串联，并且作为负荷，所述存储元件和电路元件形成存储单元，并且多个所述存储单元以矩阵排列；以及电路元件控制部件，用于使得在读取存储元件时的电路元件的电阻值与在写入或擦除存储元件时的电阻值不同。
在此，电路元件控制部件可能使得在读取存储元件时的电路元件的电阻值与在写入或擦除存储元件时的电阻值不同，以便控制要施加到存储元件的电信号，并且执行正常的读取，而不在读取期间错误地执行写入和擦除。
在按照本发明的实施例的存储器件和半导体器件中，不需要用于读取的复杂电路。因此，可以降低功耗，并且可以提高存取速度。
图1是示出了用于应用本发明的一个实施例的存储器件的一个示例中的存储元件(1)的电流对电压(I-V)中的变化的图；图2A和2B是说明用于应用本发明的一个实施例的存储器件的一个示例中的存储元件的存储单元的电路图；图3是用于说明应用本发明的一个实施例的存储器件的一个示例的电路图(1)；图4是用于说明应用本发明的一个实施例的存储器件的一个示例的电路图(2)；图5是用于说明应用本发明的一个实施例的存储器件的一个示例的电路图(3)；图6是用于说明应用本发明的存储器件的一个实施例的一个示例的电路图(4)；图7是用于说明特定的擦除规程和特定的读取规程的电路图；图8A和8B是在擦除和读取期间每个脉冲的时序图；图9是示出了在被施加到存储元件(1)的电压和MOS晶体管的栅极电压之间的关系的图；图10是示出了用于应用本发明的一个实施例的存储器件的另一个示例中的存储元件(2)的电流对电阻(I-R)中的变化的图；以及图11是示出了在流过存储元件(2)的电流和MOS晶体管的栅极电压之间的关系的图。
具体实施例方式
下面，将参照附图来说明本发明的优选实施例。在本实施例中，对于存储单元使用电阻改变型存储元件(以下称为存储元件)以构成存储器件。
图1是示出了用于应用本发明的一个实施例的存储器件的一个示例中的存储元件(1)的电流对电压(I-V)中的变化的图。
具有在图1中所示的I-V特性的存储元件(1)的示例包括这样的一种存储元件，它被构造使得在第一电极和第二电极之间(例如低电极(lowerelectrode)和高电极(upper electrode)之间)夹着存储层，存储层由诸如稀土氧化物膜之类的非晶体薄膜构成。
这个存储元件(1)在初始状态下具有大电阻值(例如大于1MΩ)，并且电流难于流动。当施加图1所示的大于或等于+1.1X[V](例如+0.5V)的电压时，电流迅速地增加，并且电阻值减小(例如几kΩ)。因此，存储元件(1)改变以具有欧姆特性，并且电流与电压成比例地流动，即，电阻值显示出固定值。其后，即使电压返回0，也继续保持所述电阻值(低电阻值)。
以下，这个操作被称为“写入”，并且这个状态被称为“导电”。此时施加的电压被称为“写入电压门限值”。
接着，向存储元件(1)施加与写入具有相反极性的电压。当所施加的电压增加时，流过存储元件(1)的电流在图1中的-1.1X[V]处(例如-0.5V)迅速减小，即，电阻值迅速增加并且改变到所述相同的高电阻值(例如大于1MΩ)。其后，即使所述电压返回0V，也继续保持所述电阻值(高电阻值)。
以下，这个操作被称为“擦除”，且这个状态被称为“绝缘”。而且，此时所施加的电压被称为“擦除电压门限值”。
以这种方式，通过向存储元件(1)施加正/负电压，存储元件(1)的电阻值可以从几kΩ向大约1MΩ相反地变化。当不向存储元件(1)施加电压时，即当电压是0V时，可以获得两个状态，即导电和绝缘，通过使得这些状态对应于数据1和0，能够存储1比特数据。
在图1中，所施加的电压的范围被设置在-2X到+2X。但是，即使使得所施加的电压超过这个范围，在用于应用本发明的一个实施例的存储器件的一个示例中的存储元件(1)中，电阻值难于改变。
图2A和2B是说明用于应用本发明的一个实施例的存储器件的一个示例中的存储单元的电路图。通过将一个MOS晶体管T与存储元件(1)A串联的方式而构造在此示出的存储单元C。结果，在写入期间，MOS晶体管作为用于选择要存取的存储元件的转换元件，并且也作为存储元件的负荷，如下所述。
以下述形式来形成所述构造端电压V1被施加到与所述存储元件(1)的MOS晶体管连接的端子的相反侧上的端子，端电压V2被施加到与所述MOS晶体管的存储元件(1)连接的端子的相反侧上的端子之一(例如在源极侧的端子)，并且栅极电压Vgs被施加到MOS晶体管的栅极。
然后，作为分别向存储元件(1)和构成存储元件的MOS晶体管的两端之间施加端电压V1和V2的结果，在所述两个端子之间产生电压差V(＝|V2-V1|)。
最好，在存储器件中写入期间的电阻值与MOS晶体管的导通电阻几乎相同或比其高。其原因是，如果在开始擦除时的存储元件的电阻值低，则因为被施加到所述端子的电压差的大部分被施加到MOS晶体管，并且有功耗。因此，难于有效地将所施加的电压用于在存储元件的电阻值中的改变。因为在开始写入时的存储元件的电阻值足够高，因此，电压的大部分被施加到所述存储元件，并且这样的问题不出现。
在此，基于存储元件(1)和MOS晶体管的极性，设想了如图2A和图2B中所示的两种存储单元的结构。
在图2A和2B中的存储单元(1)的箭头指示其极性，并且示出了当在箭头方向上施加电压时，状态从绝缘状态向导电状态改变，即执行写入操作。
图3至6是用于说明应用本发明的一个实施例的存储器件的示例的电路图。在此示出的存储阵列是在图2A和2B中所示的存储单元以矩阵排列的结果。根据存储元件(1)和MOS晶体管的极性，并且根据在存储元件(1)和MOS晶体管之间的排列关系，可以设想如在图3、4、5和6中所示的四种类型的存储阵列的结构。
在此，因为操作存储阵列的方法在图3至6的存储阵列中是相同的，因此通过以图3的电路为例来说明。
图3中所示的存储器件以这样的方式构造即以矩阵来排列(m+1)行和(n+1)列的存储单元。存储单元以这样的方式构造即通过如图2A和2B所示的那样，将存储元件(1)的一端连接到MOS晶体管的一端(在此是源极)。
MOS晶体管T(T00到Tmn)的栅极连接到字线W(W0到Wm)，MOS晶体管的另一端(漏极)连接到位线B(B0到Bn)，并且存储元件(1)的另一端连接到源线S(S0到Sm)。
在如上所述的存储器件中，可以例如以下列方式来执行(1)写入、(2)擦除和(3)读取。
(1)写入通过向与其中应当记录信息的存储单元对应的字线施加电源电压Vdd(2.5V)，通过向与其中应当记录信息的存储单元对应的位线施加电源电压Vdd(2.5V)，以及通过向源线施加地电势(0V)，来执行向存储单元的写入。当以这种方式来施加电压时，因为存储元件(1)处于绝缘状态中，因此在位线和源线之间的所施加电压的大部分被施加到存储元件(1)，电压Vdd(2.5V)被施加到存储元件(1)，并且这个电压超过写入电压门限值(0.5V)。因此，存储元件(1)从高电阻值(大于1MΩ)的绝缘状态向低电阻值(几kΩ)的导电状态改变。
为了在其中不记录信息的存储单元中不执行写入，将0V施加到除了对应于其中应当记录信息的存储单元的字线之外的字线以及除了对应于其中应当记录信息的存储单元的位线之外的位线。
(2)擦除通过向与其中应当擦除信息的存储单元对应的字线施加Vdd(2.5V)，通过向与其中应当擦除信息的存储单元的对应的位线施加地电势(0V)，以及通过向源线施加Vdd(2.5V)来执行存储单元的擦除。当以这种方式来施加电压时，在与写入相反的方向上向存储元件(1)施加一个电压，所述电压由在擦除存储元件(1)之前的电阻值的分压和MOS晶体管的导通电阻值来确定。即，当在位线和源线之间的电压被表示为Vbs时，在擦除存储元件(1)之前的电阻值被表示为Rm，并且MOS晶体管的导通电阻值被表示为Rmos，通过下列公式来表示被施加到存储元件(1)的电压VmVm＝Vbs×Rm/(Rm+Rmos)作为超过擦除电压门限值(-0.5V)的这个Vm的结果，存储元件(1)从低电阻值(几kΩ)的导电状态向高电阻值(大于1MΩ)的绝缘状态改变。
当在擦除存储元件(1)之前的电阻值太低时，存在这样的情况未向存储元件(1)施加足够的电压，不能擦除存储元件(1)。
在特定的擦除规程中，如图7所示，被提供到MOS晶体管T’的栅极的预充电信号S被接通以向经由MOS晶体管连接到电源电压的位线施加电源电压Vdd(2.5V)。接着，接通字线以向字线施加电源电压Vdd(2.5V)。结果，当存储元件(1)处于导电状态中时，向存储元件(1)施加0.5V或更高的电压，并且存储元件(1)改变到绝缘状态。当存储元件(1)处于绝缘状态中时，因为在擦除的方向上施加电压，因此保持绝缘状态。其后，所述预充电信号被关断，并且字线被关断，由此完成擦除。图8A示出了在擦除期间的字线、预充电信号和位线的时序图。
(3)读取下面，说明从存储单元的读取在(A)当在写入方向上施加电压时和(B)当在擦除方向上施加电压时之间是不同的。
(A)当在写入方向上施加电压时在当从存储单元读取时在写入方向上施加电压的方法中，即在其中向对应于从其应当读取信息的存储单元的位线施加Vdd(2.5V)、并且向源线施加地电势(0V)的方法中，当存储元件(1)处于绝缘状态中时，即，当电阻值很高时，在位线和源线之间的电势(2.5V)被直接地施加到存储元件(1)，而不论对应于从其应当读取信息的存储单元的字线的电位如何，并且执行写入。
因此，不可能通过在写入方向上施加电压来执行读取。
(B)当在擦除方向上施加电压时在当从存储单元读取时在擦除方向上施加电压的方法中，即在其中向对应于从其应当读取信息的存储单元的位线施加地电势(0V)、并且向源线施加Vdd(2.5V)的方法中，当存储元件(1)处于导电状态中时，由在擦除存储元件(1)之前的电阻值的分压和MOS晶体管的导通电阻值确定的电压被施加到存储元件(1)。
即，通过减小被施加到对应于从其应当读取信息的存储单元的字线的电压以使得小于在写入期间施加的电压，并且通过增加MOS晶体管的导通电阻值，被施加到存储元件(1)的电压可以被减小到大于擦除电压门限值。因此，不错误地执行擦除，并且能进行正常的读取。
当存储元件(1)处于绝缘状态中时，因为在擦除方向上施加电压，因此存储元件(1)的状态不改变。
图9示出了当向位线施加地电势(0V)并且向源线施加Vdd(2.5V)时在被施加到存储元件(1)的电压和MOS晶体管的栅极电压之间的关系。
可以从图9看出，如果MOS晶体管的栅极电压被设置在1.25V或更低，则被施加到存储元件(1)的电压变为0.5V或更低，不错误地执行擦除，并且能进行正常的读取。
因此，通过向与从其应当读取信息的存储单元对应的位线施加地电势(0V)，通过向源线施加Vdd(2.5V)，以及通过向与从其应当读取信息的存储单元对应的字线施加1.25V或更低的电压，可以执行正常的读取。
MOS晶体管的栅极电压越高，则可以获得越大的作为在读取期间的信号的读取电流。因此，优选的是，向与从其应当读取信息的存储单元对应的字线施加在其中不错误地执行擦除的范围中尽可能高的电压(1.25V)。
在特定的读取规程中，如图7所示，被提供到MOS晶体管T’的栅极的预充电信号S被接通，并且向经由MOS晶体管连接到电源电压的位线施加电源电压Vdd(2.5V)。接着，接通字线，并且向字线施加1.0V。结果，当存储元件(1)处于导电状态时，因为被施加到存储元件(1)的电压是0.5V或更低，因此不执行擦除。并且保持导电状态。当存储元件(1)处于绝缘状态中时，因为在擦除的方向上施加电压，因此保持绝缘状态。其后，所述预充电信号被关断，并且位线被置于绝缘状态中。因此，当存储元件(1)处于导电状态中时，如在图8B中的附图标记a所示，位线的电压减小，并且当存储元件(1)在由在图8B中的附图标记b所示的绝缘状态中时，保持位线的电压。因此，使用感测放大器D来检测这个电压，以便确定导电状态或绝缘状态。图8B示出了在读取期间的字线、预充电信号和位线的时序图。
在应用本发明的一个实施例的存储器件的一个示例中，作为将栅极电压设置为低于在写入期间的栅极电压的结果，可以通过将在读取期间的位线和源线的电压设置为与在写入期间相同来执行读取，并且可以简化用于读取的位线的电路。因此，可以减小单元面积，可以降低功耗，并且可以提高存取速度。
图10是示出了在被应用了本发明的一个实施例的存储器件的另一个示例中使用的存储元件(2)的电流对电阻(I-R)中的变化的图。
具有图10所示的I-R特性的存储元件(2)的示例包括这样的存储元件，它以这样的方式来配置即存储层被夹在第一电极和第二电极之间(例如在低电极和高电极之间)，其中，所述存储层由至少两个磁膜构成，所述磁膜由绝缘体或导体来隔开。
存储元件(2)在初始状态中具有低电阻值(例如5kΩ)。但是，当图10的大于或等于+1.5X[A](例如100μA)的电流流过时，电阻值增加(例如6kΩ)。因此，所述电阻值显示出固定值，其后，即使电流返回0A，仍继续保持所述电阻值(高电阻值)。
以下，这个操作被称为“写入0”，并且这个状态被称为“高电阻状态”。此时流动的电流被称为“写入0电流门限值”。
接着，当使得电流在与写入0相反的方向上流向存储元件(2)、并且被使得流动的电流的值增加时，所述电阻值在图10的-1.5X[A](例如-100μA)处减小，并且改变为与在初始状态中的电阻值相同的低电阻值(例如5kΩ)。其后，即使电流返回0A，也继续保持所述电阻值(低电阻值)。
以下，这个操作被称为“写入1”，并且这个状态被称为“低电阻状态”。此时流动的电流被称为“写入1电流门限值”。
以这种方式，通过使得正和负电流流过存储元件(2)，有可能相反地将存储元件(2)的电阻值从5kΩ向6kΩ改变。当电流不流过存储元件(2)时，即当电流是0A时，可以获得两个状态、即低电阻状态和高电阻状态。通过使得这些状态对应于数据1和0，有可能存储1比特的数据。
在图10中，使流动的电流的范围被设置在-2X到2X。但是，即使使得电流比其大，在应用本发明的一个实施例的存储器件的另一个示例中使用的存储元件(2)中，也难于改变电阻值。
而且，在应用本发明的一个实施例的存储器件的所述另一个示例中使用的存储单元中，与应用本发明的一个实施例的存储器件的一个示例中使用的存储单元类似，MOS晶体管与存储元件(2)串联，并且MOS晶体管作为存储元件(2)的负荷。
下面各点与在应用本发明的上述实施例的存储器件的一个示例中使用的存储单元的相同。端电压V1被施加到在与存储元件(2)的MOS晶体管连接的端子的相反侧上的端子，端电压V2被施加到在与MOS晶体管的存储元件(2)连接的端子的相反侧上的端子之一(例如在源极侧上的端子)，向MOS晶体管的栅极施加栅极电压Vgs，并且作为分别施加端电压V1和V2到构成存储单元的存储元件(2)和MOS晶体管的两端之间的结果，在两端之间产生电压差V(＝|V2-V1|)。
可以按照存储元件(2)和MOS晶体管的极性来构思图2A和2B所示的两种存储单元的事实、以及可以按照存储元件(2)和MOS晶体管的极性和按照存储元件(2)和MOS晶体管的排列关系来构思图3、4、5和6中所示的四种存储阵列的事实同样适用于应用本发明的上述实施例的存储器件的示例。
在使用存储元件(2)而如图3所示配置的存储器件中，例如可以以下列方式来执行(1)写入1、(2)写入0和(3)读取。
(1)写入1通过向与其中应当记录信息的存储单元对应的字线施加电源电压Vdd(2.5V)，通过向与其中应当记录信息的存储单元对应的位线施加电源电压Vdd(2.5V)，以及通过向源线施加地电势(0V)，来执行存储单元的写入1。
如上所述，当施加电压时，电流流过存储元件(2)。通过MOS晶体管和存储元件(2)的组合的电阻、即MOS晶体管的导通电阻值来确定流动的电流的值。即，如果在位线和源线之间的电压被表示为Vbs，在执行存储元件(2)的写入1之前的电阻值被表示为Rm，并且MOS晶体管的导通电阻值被表示为Rmos，则通过下列公式来表示流过存储元件(2)的电流ImIm＝Vbs/(Rm+Rmos)因为Im超过了写入1电流门限值(-100μA)，因此存储元件(2)从高电阻值(6kΩ)的高电阻状态向低电阻值(5kΩ)的低电阻状态改变。
为了在其中不应当记录信息的存储单元中不执行写入1，向除了对应于其中应当记录信息的存储单元的字线之外的字线和向除了对应于其中应当记录信息的存储单元的位线之外的位线施加0V。
(2)写入0通过向与其中应当记录信息的存储单元对应的字线施加电源电压Vdd(2.5V)，通过向与其中应当记录信息的存储单元对应的位线施加地电势(0V)，以及通过向源线施加Vdd(2.5V)来执行存储单元的写入0。
当以这种方式施加电压时，电流在与写入1相反的方向上流过存储元件(2)。通过下列公式来表示流过存储元件(2)的电流ImIm＝Vbs/(Rm+Rmos)因为Im超过了写入0电流门限值(100μA)，因此存储元件(2)从低电阻值(5kΩ)的低电阻状态向高电阻值(6kΩ)的高电阻状态改变。
(3)读取下面，说明从存储单元的读取其在(A)当在写入0方向上使得电流流动时和(B)当在写入1方向上使得电流流动时之间是不同的。
(A)当在写入0方向上使得电流流动时在从存储单元读取期间在写入0的方向上使得电流流动的方法的情况下，即在其中向对应于从其应当读取信息的存储单元的位线施加地电势(0V)、并且向源线施加Vdd(2.5V)的方法中，可以简单地仅仅通过MOS晶体管的电流驱动性能来确定流动的电流。
在这种情况下，在低电阻状态和高电阻状态的任何一种情况下，MOS晶体管的导通电阻值和存储元件(2)的组合电阻、即由MOS晶体管的导通电阻值确定的电流流过存储元件(2)。
即，通过将被施加到对应于从其应当读取信息的存储单元的字线的电压减小到大于在写入0期间施加的电压，并且通过增加MOS晶体管的导通电阻值，有可能将流过存储元件(2)的电流减小到大于写入0电流门限值。因此，不错误地执行写入0，并且能进行正常的读取。
图11示出了当向位线施加地电势(0V)并且向源线施加Vdd(2.5V)时在流过存储元件(2)的电流和MOS晶体管的栅极电压之间的关系。
可以从图11看出，如果MOS晶体管的栅极电压被设置在1.3V或更低，则流过存储元件(2)的电流变为100μA或更小。因此，不错误地执行写入0，并且能进行正常的读取。
因此，可以通过向对应于从其应当读取信息的存储单元的位线施加地电势(0V)、通过向源线施加Vdd(2.5V)、以及通过向对应于从其应当读取信息的存储单元的字线施加1.3V或更小的电压来执行正常的读取。
MOS晶体管的栅极电压越高，则可以获得的读取电流越大。因此，优选的是，向与从其应当读取信息的存储单元对应的字线施加在其中不错误地执行写入0的范围中的尽可能高的电压(1.3V)。
(B)当使得电流在写入1的方向上流动时即使使得电流在从存储单元的读取期间在写入1的方向上流动，也可以与情况(A)(其中在写入0方向上使得电流流动)类似地执行读取。但是，当使得电流在写入1的方向上流动时，需要考虑在MOS晶体管的栅极和源极之间的电压差。
在应用本发明的实施例的存储器件中，通过将栅极电压设置为低于在写入0期间和在写入1期间的电压，可以通过将在读取期间的位线和源线的电压设置为与在写入0和写入1期间的电压相同而执行读取。因此，可以简化用于读取的位线电路，可以减小单元面积，可以降低功耗，并且可以提高存取速度。
本领域的技术人员应当明白，可以根据设计要求和其它因素来进行各种修改、组合、子组合和改变，只要它们在所附权利要求或其等同内容的范围内。
本发明包含与2004年10月13日在日本专利局提交的日本专利申请第'2004-298289号相关的主题，其整体内容通过引用被并入在此。
权利要求
1.一种存储器件，包括存储元件，具有这样的特性作为被施加大于或等于第一门限信号的电信号的结果，其电阻值从高状态向低状态改变，并且作为被施加大于或等于第二门限信号的电信号的结果，其电阻值从低状态向高状态改变，其中所述第二门限信号的极性与第一门限信号的极性不同；以及电路元件，与所述存储元件串联，并且作为负荷，所述存储元件和电路元件形成存储单元，并且多个所述存储单元以矩阵排列，其中，在读取存储元件时的电路元件的电阻值与在写入或擦除存储元件时的电阻值不同。
2.按照权利要求1的存储器件，其中，在读取存储元件时施加到存储单元的电压等于在写入或擦除存储元件时施加到存储单元的电压。
3.按照权利要求1的存储器件，其中，在读取存储元件时的电路元件的电阻值是在其中存储元件的电阻值不改变的范围内可以向存储元件施加最大电压处的电阻值。
4.按照权利要求1的存储器件，其中，以这样的方式来形成存储元件将存储层夹在第一电极和第二电极之间，作为在第一电极和第二电极之间施加大于或等于第一门限信号的电信号的结果，存储元件的电阻值从高状态向低状态改变，并且作为在第一电极和第二电极之间施加大于或等于第二门限信号的电信号的结果，存储元件的电阻值从低状态向高状态改变。
5.按照权利要求1的存储器件，其中，所述电信号是电压或电流。
6.一种半导体器件，包括存储元件，具有这样的特性作为被施加大于或等于第一门限信号的电信号的结果，其电阻值从高状态向低状态改变，并且作为被施加大于或等于第二门限信号的电信号的结果，其电阻值从低状态向高状态改变，其中所述第二门限信号的极性与第一门限信号的极性不同；电路元件，与存储元件串联，并且作为负荷，所述存储元件和电路元件形成存储单元，并且多个所述存储单元以矩阵排列；以及电路元件控制部件，用于使得在读取存储元件时的电路元件的电阻值与在写入或擦除存储元件时的电阻值不同。
7.一种半导体器件，包括存储元件，具有这样的特性作为被施加大于或等于第一门限信号的电信号的结果，其电阻值从高状态向低状态改变，并且作为被施加大于或等于第二门限信号的电信号的结果，其电阻值从低状态向高状态改变，其中所述第二门限信号的极性与第一门限信号的极性不同；电路元件，与存储元件串联，并且作为负荷，所述存储元件和电路元件形成存储单元，并且多个所述存储单元以矩阵排列；以及电路元件控制部件，用于使得在读取存储元件时的电路元件的电阻值与在写入或擦除存储元件时的电阻值不同。
全文摘要
一种存储器件，包括存储元件，具有这样的特性作为被施加大于或等于第一门限信号的电信号的结果，其电阻值从高状态向低状态改变，并且作为被施加大于或等于第二门限信号的电信号的结果，其电阻值从低状态向高状态改变，其中所述第二门限信号的极性与第一门限信号的极性不同；以及电路元件，与存储元件串联，并且作为负荷，所述存储元件和电路元件形成存储单元，并且多个所述存储单元以矩阵排列，其中，在读取存储元件时的电路元件的电阻值与在写入或擦除存储元件时的电阻值不同。
文档编号H01L43/08GK1779851SQ20051011400
公开日2006年5月31日 申请日期2005年10月13日 优先权日2004年10月13日
发明者长尾一, 八野英生, 相良敦, 森宽伸, 岡崎信道, 大塚涉, 对马朋人, 中岛智惠子 申请人:索尼株式会社