芯片内置基板和芯片内置基板的制造方法

专利名称：芯片内置基板和芯片内置基板的制造方法
技术领域：
本发明涉及内置有半导体芯片的芯片内置基板。
技术背景目前，使用半导体芯片等的半导体装置的电子设备的高性能化正在 进行中，要求在将半导体芯片安装在基板上的情况下的高密度化、以及 安装有半导体芯片的基板的小型化、省空间化等。因此，提出了一种嵌入有半导体芯片的基板，即所谓的芯片内置型 的布线基板，并提出了用于将半导体芯片内置于基板中的各种结构。并 且，近年，由于半导体芯片的布线的细微化正在进行中，因而伴随于此， 要求芯片内置基板的布线结构的细微化，芯片内置基板的布线结构的多 层化。然而，随着芯片内置基板的布线结构的细微化、多层化的进行，芯 片内置基板的生产需要时间，产生生产效率下降的问题。并且，伴随布 线结构的细微化、多层化，产生生产成品率下降的问题。特别是，在芯 片内置基板的情况下，由于高价的半导体芯片被埋设在基板内，因而产 生由于生产成品率下降而使许多高价的半导体芯片浪费的可能性。在上述专利文献l (日本特开2003—347722号公报)中公开了一种 将安装有半导体芯片的基板层叠的方法。然而，上述专利文献1所公开 的发明仅是将基板层叠的方法，针对在使内置有半导体芯片的基板的布 线细微化、多层化的情况下的生产成品率下降的解决手段，却未作任何 公开，也没有任何暗示。专利文献l:日本特开2003—347722号公报

发明内容
因此，在本发明中，把提供一种解决了上述问题的新型有用的芯片 内置基板和该芯片内置基板的制造方法作为课题。本发明的具体课题是提供一种生产成品率良好、与内置的半导体芯 片连接的多层布线的可靠性高的芯片内置基板和制造该芯片内置基板的 制造方法。在本发明的第1观点中，上述课题是使用以下一种芯片内置基板的 制造方法来解决的，该芯片内置基板的制造方法的特征在于，该制造方 法具有第1步骤，把半导体芯片安装在形成有第1布线的第1基板上； 以及第2步骤，将形成有第2布线的第2基板和上述第1基板粘合，在 l:述第2步骤中，上述半导体芯片被封装在上述第1基板和上述第2基 板之间，并且上述第1布线和上述第2布线被电连接，从而形成与上述 半导体芯片连接的多层布线。并且，在本发明的第2观点中，上述课题是使用以下--种芯片内置 基板来解决的，该芯片内置基板具有第1基板，其形成有第1布线， 在该第1布线上安装有半导体芯片；以及第2基板，其形成有第2布线， 并与上述第1基板粘合，该芯片内置基板的特征在于，在上述第1基板 和上述第2基板之间形成有封装连接层，形成与上述半导体芯片连接的 多层布线，该封装连接层封装上述半导体芯片，并使上述第1布线和上 述第2布线电连接。根据本发明，可提供一种生产成品率良好、与内置的半导体芯片连 接的多层布线的可靠性高的芯片内置基板和制造该芯片内置基板的制造 方法。


图1A是示出根据实施例1的芯片内置基板的制造方法的图(之1)。 图1B是示出根据实施例1的芯片内置基板的制造方法的图(之2)。 图IC是示出根据实施例1的芯片内置基板的制造方法的图(之3)。 图1D是示出根据实施例1的芯片内置基板的制造方法的图(之4)。 图1E是示出根据实施例1的芯片内置基板的制造方法的图(之5)。
图IF是示出根据实施例1的芯片内置基板的制造方法的图(之6)。图2A是示出根据实施例2的芯片内置基板的制造方法的图(之1)。 图2B是示出根据实施例2的芯片内置基板的制造方法的图(之2)。 图3是示出根据实施例3的芯片内置棊板的图。. 图4A是示出根据实施例4的芯片内置基板的制造方法的图(之1)。 图4B是示出根据实施例4的芯片内置基板的制造方法的图(之2)。 图4C是示出根据实施例4的芯片内置基板的制造方法的图(之3)。 图5A是示出根据实施例5的芯片内置基板的制造方法的图(之1)。 图5B是示出根据实施例5的芯片内置基板的制造方法的图(之2)。 图5C是示出根据实施例5的芯片内置基板的制造方法的图(之3)。 图5D是示出根据实施例5的芯片内置基板的制造方法的图(之4)。 图5E是示出根据实施例5的芯片内置基板的制造方法的图(之5)。 图5F是示出根据实施例5的芯片内置基板的制造方法的图(之6)。 图5G是示出根据实施例5的芯片内置基板的制造方法的图(之7)。 图5H是示出根据实施例5的芯片内置基板的制造方法的图(之8)。 图51是示出根据实施例5的芯片内置基板的制造方法的图(之9)。 图5J是示出根据实施例5的芯片内置基板的制造方法的图(之10)。 图5K是示出根据实施例5的芯片内置基板的制造方法的图(之11)。 图5L是示出根据实施例5的芯片内置基板的制造方法的图(之12)。 图5M是示出根据实施例5的芯片内置基板的制造方法的图(之13)。 图5N是示出根据实施例5的芯片内置基板的制造方法的图(之14)。 图50是示出根据实施例5的芯片内置基板的制造方法的图(之15)。 图5P是示出根据实施例5的芯片内置基板的制造方法的图(之16)。 图6A是示出根据实施例6的芯片内置基板的制造方法的图(之1)。 图6B是示出根据实施例6的芯片内置基板的制造方法的图(之2)。 图6C是示出根据实施例6的芯片内置基板的制造方法的图(之3)。 图6D是示出根据实施例6的芯片内置基板的制造方法的图(之4)。 图6E是示出根据实施例6的芯片内置基板的制造方法的图(之5)。 图7是示出根据实施例7的芯片内置基板的图。 图8是示出根据实施例8的芯片内置基板的图。 图9是示出根据实施例9的芯片内置基板的图。图IO是示出根据实施例io的芯片内置基板的图。图11是示出根据实施例11的芯片内置基板的图。图12是示出根据实施例12的芯片内置基板的图。图13是示出根据实施例13的芯片内置基板的图。图14是示出根据实施例14的芯片内置基板的图。图15是示出根据实施例15的芯片内置基板的图。图16是示出根据实施例16的芯片内置基板的图。图17是示出根据实施例17的芯片内置基板的图。图18是示出根据实施例17的芯片内置基板的连接部分的图。图19A是示出图17所示的芯片内置基板的制造方法的图(之1)。图19B是示出图17所示的芯片内置基板的制造方法的图(之2)。图19C是示出图17所示的芯片内置基板的制造方法的图(之3)。图19D是示出图17所示的芯片内置基板的制造方法的图(之4)。图19E是示出图17所示的芯片内置基板的制造方法的图(之5)。图20是示出根据实施例18的芯片内置基板的制造方法的图(之1)。图21A是示出根据实施例18的芯片内置基板的制造方法的图(之2) 。图21B是示出根据实施例18的芯片内置基板的制造方法的图(之3) 。图22是示出布线基板的贴合方法的图(之l)。 图23是示出布线基板的贴合方法的图(之2)。 图24是示出布线基板的贴合方法的图(之3)。 图25是示出布线基板的贴合方法的图(之4)。 图26是示出根据实施例20的芯片内置基板的制造方法的图(之1)。 图27是示出根据实施例20的芯片内置基板的制造方法的图(之2)。 图28是示出根据实施例21的芯片内置基板的制造方法的图(之1)。 图29是示出根据实施例21的芯片内置基板的制造方法的图(之2)。
图30是示出根据实施例22的芯片内置基板的图(之l)。图31是示出根据实施例22的芯片内置基板的图(之2)。图32是示出根据实施例22的芯片内置基板的图(之3)。图33是示出根据实施例23的芯片内置基板的图(之1 )。图34是示出根据实施例23的芯片内置基板的图(之2)。图35是示出根据实施例24的芯片内置基板的图(之1)。图36是示出根据实施例24的芯片内置基板的图(之2)。图37是示出根据实施例25的芯片内置基板的图(之1)。图38是示出根据实施例25的芯片内置基板的图(之2)。图39是示出根据实施例25的芯片内置基板的图(之3)。图40是示出根据实施例25的芯片内置基板的图(之4)。图41是示出根据实施例25的芯片内置基板的图(之5)。图42是示出根据实施例25的芯片内置基板的图(之6)。图43A是示出绝缘层的形成方法的图(之l)。图43B是示出绝缘层的形成方法的图(之2)。图44A是示出绝缘层的另一形成方法的图(之l)。图44B是示出绝缘层的另一形成方法的图(之2)。图44C是示出绝缘层的另一形成方法的图(之3)。图44D是示出绝缘层的另一形成方法的图(之4)。图44E是示出绝缘层的另一形成方法的图(之5)。图44F是示出绝缘层的另一形成方法的图(之6)。图44G是示出绝缘层的另一形成方法的图(之7)。图45是示出根据实施例27的芯片内置基板的制造方法的图(之1)。图46是示出根据实施例27的芯片内置基板的制造方法的图(之2)。符号说明100， IOOA， 200， 400， 500， 800， 900:基板；300， 300A， 300B， 300C， 300D， 300E， 300F， 300G， 300H, 3001， 300J， 300K， 300L， 300M， 300N:芯片内置基板；101， 201， 301:核心基板；102， 202， 302:孔塞(viaplug); 103A， 103B, 203A， 203B， 303A， 303B:图形
布线；104A， 104B， 204A, 204B， 304A， 304B:阻焊层(solder resistlayer); 105A， 105B， 205A, 205B， 305A， 305B:连接层；106:开口部;107， 407， 409， 507， 509:连接层；108， 411， 511:凸焊点；109， 410A， 510A:底层填料(underfill); 110， 307， 309， 410， 510:半导体芯片 111， 206， 207， 313， 413， 510:焊球(solder ball); 401， 501:支撑基 板；402， 502:连接层；403， 503:绝缘层；405， 408， 505， 508:布 线部；405a， 408a， 505a， 508a:孔塞；405b，德b， 505b， 508b:图形布线；412， 512:阻焊层；SP1， SP2:间隔物，PSl， PS2， PS3， PS4:焊柱(post); AD1， AD2， AD3:连接层；BP1， BP2， BP3:凸焊点。
具体实施方式
根据本发明的芯片内置基板的制造方法，其特征在于，该制造方法具有第1步骤，把半导体芯片安装在形成有第1布线的第1基板上；以及第2步骤，将形成有第2布线的第2基板和上述第1基板粘合，在 上述第2步骤中，上述半导体芯片被封装在上述第1基板和上述第2基 板之间，并且上述第1布线和上述第2布线被电连接，从而形成与上述半导体芯片连接的多层布线。在现有的芯片内置基板中，由于使用例如积层(build-up)法来形成 与半导体芯片连接、且内置有半导体芯片的多层布线结构，因而当布线 细微化或者布线层数增加时，产生布线的可靠性下降，或者生产成品率 下降的问题。因此，有时产生不得不废弃内置有高价的半导体芯片的基 板的问题。另一方面，在根据本发明的芯片内置基板的制造方法中，通过将形 成有布线的多个基板粘合(层叠)来形成与半导体芯片连接的多层布线 结构。在该情况下，上述的第1布线和第2布线构成与半导体芯片连接 的多层布线结构。因此，取得以下效果，即进行了细微化的多层布线 结构的可靠性良好，并且制造成品率良好。以下，根据附图对上述制造方法的更具体的例子进行说明。实施例1
图1A 图1F是按照过程对根据本发明的实施例1的芯片内置基板 的制造方法进行说明的图。然而，在以下图中，有时对先前说明的部分 附上同一参照符号而省略说明(以下实施例也是一样的)。首先，在图1A所示的步骤中，在由例如预浸(prepreg)材料(使 玻璃纤维浸透环氧树脂等而形成的材料)制成的核心基板101上，形成 由例如Cu制成的贯通该核心基板lOl的孔塞102。并且，在上述核心基 板101的第1侧(在后面的步骤中安装有半导体芯片的侧)，使用例如 Cu形成图形布线103A，在上述核心基板101的第2侦lj，使用例如Cu形 成图形布线103B。并且，形成有多个的图形布线103A和103B中的一部分图形布线 103A、 103B分别形成为通过上述孔塞102来连接。并且，在上述核心基板101的第1侧形成有阻焊层104A，在从该阻 焊层露出的上述图形布线103A的一部分上形成有由例如Ni/Au (在图形 布线103A上按Ni层、Au层的顺序层叠的层)等制成的连接层105A。 并且，在后面的步骤中用于安装半导体芯片的开口部106内形成的图形 布线103A上不形成上述连接层105A。并且同样，在上述核心基板101 的第2侧形成有阻焊层104B，在从该阻焊层104B露出的上述图形布线 103B上形成有由例如Ni/Au (在图形布线103B上按Ni层、Au层的顺序 层叠的层)等制成的连接层105B。这里，形成有用于安装半导体芯片的 布线基板100。然后，在图1B所示的步骤中，在从上述开口部106露出的上述图形 布线103A上，通过电解电镀等形成由例如焊料等制成的连接层107。然后，在图1C所示的步骤中，将形成有凸焊点(例如，通过引线接 合使用Au等的接合引线而形成的凸焊点等)108的半导体芯片110经由 上述连接层107按照倒装片(flip-chip)方式安装在上述图形布线103A 上。然后，使底层填料(底层填料树脂)109浸透在上述半导体芯片和上 述布线基板100之间。这样，形成了在上述布线基板100上按照倒装片方式安装有半导体 芯片110的布线基板IOOA。另外，安装在上述图形布线103A上的部件
不限于半导体芯片，也可以是其他电子部件(例如，电容器、电阻器、电感器等)。并且，可以是在半导体芯片上形成有再布线的CSP (chip size package: 芯片尺寸封装)。然后，在图1D所示的步骤中，与形成上述布线基板100的情况一样， 形成要粘合(层叠)在上述布线基板100A上的布线基板200。在该情况 下，首先，在核心基板20]上形成由例如Cu制成的贯通该核心基板201 的孔塞202。并且，在上述核心基板101的第i侧(面对半导体芯片的侧 的相反侧)使用例如Cu形成图形布线203A，在上述核心基板201的第 2侧使用例如Cu形成图形布线203B。并且，形成有多个的图形布线203A和203B中的一部分图形布线 203A、 203B分别形成为通过上述孔塞202来连接。并且，在上述核心基板201的第1侧形成有阻焊层204A，在从该阻 炸层露出的上述图形布线203A上形成有由例如Ni/Au(在图形布线203A 上按Ni层、Au层的顺序层叠的层)等制成的连接层205A。并且同样， 在上述核心基板201的第2侧形成有阻焊层204B，在从该阻焊层露出的 上述图形布线203B上形成有由例如Ni/Au(在图形布线203B上按Ni层、 Au层的顺序层叠的层)等制成的连接层205B，而且在该连接层205B上 形成有焊球206。这里，形成有用于与上述布线基板IOOA粘合的布线基 板200。然后，在图1E所示的步骤中，将上述布线基板IOOA和上述布线基 板200粘合(层叠)。在该情况下，在上述布线基板200和上述布线基板100A之间形成有 封装连接层L1，该封装连接层Ll封装上述半导体芯片llO，并使该布线 基板200的布线和该布线基板100的布线连接。该封装连接层Ll由绝缘 层D1和形成在该绝缘层D1中的电连接构件(例如焊球206)形成，其 中，该绝缘层D1由通过例如层压形成的积层树脂制成。在该情况下，经 由上述连接层205B与上述图形布线203B连接的上述焊球206经由上述 连接层105A与上述图形布线103A电连接。例如，在将上述布线基板200和上述布线基板100A贴合的情况下，
可使用以下的第1方法或第2方法来进行贴合。首先，第1方法可按以下方式执行。首先，将上述布线基板200经 由热硬化性的薄膜状的积层树脂(在该阶段中未硬化)层叠并按压在上述布线基板100A上，将上述布线基板200的焊球(电连接构件)206压 入到薄膜状的积层树脂内，与布线基板100A的连接层105A抵接。在该 状态下加热，从而使焊球206熔融，使焊球206与连接层105A电连接。 并且，该积层树脂受热而硬化，形成绝缘层D1。并且，第2方法可按以下方式执行。首先，将布线基板200层叠在 布线基板100A上并加热，使焊球(电连接构件)206熔融来与连接层105A 连接。然后，在布线基板200和布线基板IOOA之间填充液状树脂并使其 硬化，形成绝缘层D1。并且，在后述的其他实施例中，也能使用相同方法来进行布线基板 的贴合。然后，在图1F所示的步骤中，在上述连接层105B、 205A上分别形 成焊球(外部连接端子)111、 207，形成芯片内置基板300。在制造根据本实施例的芯片内置基板300的情况下，与上述半导体 芯片110连接的多层布线结构是通过将形成有布线(图形布线103A、 103B、 203A、 203B等)的多个基板(布线基板IOOA、 200)粘合(层叠) 来形成的。因此，与使用积层法形成例如所有多层布线结构的情况相比， 具有布线的可靠性高且制造成品率良好的特征。而且，由于可将半导体 芯片安装侧和上层侧(上层布线侧)分开制造，因而还可进行单独检查 等。因此，具有减少在将芯片内置于基板中后发现不良而废弃高价的半 导体芯片的比例的效果。并且，当这样制造通过基板组合来具有多层布线结构的芯片内置基 板时，具有可单独存放多个基板的优点。并且，还可对多个基板单独施 加设计变更，或者灵活地应对半导体芯片的规格变更，在制造方面的优 点大。并且，上述封装连接层L1由绝缘层D1和焊球206等的电连接构件 (导电材料)的组合来形成，该绝缘层D1由例如积层树脂制成，半导体 芯片由该封装连接层L1加以保护和绝缘，并且将层叠的基板IOOA、 200 粘合，而且进行基板IOOA、 200的图形布线之间的电连接。因此，确保 了上述基板IOOA、 200的机械强度，并使半导体芯片得到保护和绝缘， 并且与半导体芯片连接的多层布线的连接可靠性良好。并且，上述封装连接层L1不限于积层树脂和焊球的组合，可如下所示，采用各种结构。 实施例2图2A 图2B是示出根据本发明的实施例2的芯片内置基板的制造 方法的图。首先，在到达图2A所示的步骤之前的步骤实施与实施例1的图1A 图1D所示的步骤相同的步骤。然而，在与图1D相当的步骤中，不形成 上述焊球206。在本实施例中，实施与实施例1的图1E所示的以后步骤 相当的图2A以下的步骤。参照图2A，在本步骤中，在上述布线基板200和上述布线基板100A 之间形成有与上述封装连接层Ll相当的封装连接层L2。上述封装连接 层L2由连接层D2构成，该连接层D2由例如各向异性导电材料制成。 作为该各向异性导电材料的例子，例如有各向异性导电膜(ACF)或各 向异性导电膏(ACP)等。即，各向异性导电材料兼有作为封装半导体 芯片的封装材料的功能、以及使所贴合的2个布线基板各自的布线图形 连接的电连接构件的功能。在上述步骤中，例如，在将上述布线基板200和上述布线基板100A 贴合的情况下，可使用以下的第3方法或第4方法来进行贴合。首先，第3方法可按以下方式来执行。首先，将上述布线基板200 经由热硬化性的各向异性导电膜(在该阶段中未硬化)层叠并按压在上 述布线基板100A上，在该状态下加热。通过该加热，使得该各向异性导 电膜受热而硬化，形成连接层D2。并且，第4方法可按以下方式来执行。首先，在将各向异性导电膏 涂布在布线基板200或布线基板100A上的状态下，将布线基板200和布 线基板IOOA层叠并按压，在该状态下加热。通过该加热，使得该各向异 性导电膏受热而硬化，形成连接层D2。并且，在后述的其他实施例中，也能使用相同方法来进行布线基板 的贴合。然后，在图2B所示的步骤中，实施与图1F所示的步骤相同的步骤， 在上述连接层105B、 205A上分别形成焊球111、 207，形成芯片内置基 板300A。在上述结构中，上述半导体芯片110由该封装连接层L2封装来加以 保护和绝缘，并将所层叠的基板IOOA、 200粘合来确保机械强度，而且 使该布线基板200的图形布线203B和该布线基板100的图形布线103A (使上述连接层205B和上述连接层105A)电连接。即，根据本实施例的芯片内置基板300A可使用省略了封装连接层的 焊球的结构来构成，具有制造容易、而且结构简单、连接可靠性高的特 征。并且，作为形成上述封装连接层L2的方法，不限于通过使各向异性导电膜贴附来形成，还可以使用例如各向异性导电膏、各向异性导电墨 等的各向异性导电粘接剂来形成。这样，封装连接层可使用各种材料和结构的封装连接层。例如，在 实施例1所述的由上述绝缘层Dl和上述焊球206组合而成的封装连接层 Ll中，可以在该绝缘层D1内预先形成与焊球相当的孔塞等的导电结构。 在该情况下，取得以下效果，即2个布线基板的电连接可靠性良好，并 且容易制造芯片内置基板。实施例3并且，图3是实施例1所述的芯片内置基板300的另一变形例。参 照图3，在根据本实施例的芯片内置基板300B中，在实施例1的图1F 所示的步骤之后，进一步在上述芯片内置基板300上层叠(粘合)布线 基板200A。上述布线基板200A通过与形成上述布线基板200的方法一样的方法 来形成。在该情况下，该布线基板200A的核心基板301、孔塞302、图 形布线303A、 303B、阻焊层304A、 304B、以及连接层305A、 305B分 别相当于上述布线基板200的核心基板201、孔塞202、图形布线203A、 203B、阻焊层204A、 204B、以及连接层205A、 205B，可使用相同的方 法和材料来形成。在上述布线基板200A的上述阻焊层304A上层叠并安装有半导体芯 片307和半导体芯片309。上述半导体芯片307经由设置膜306设置在上 述阻焊层304A上，上述半导体芯片309经由设置膜308设置在该半导体 芯片307上。而且，上述半导体芯片307、 309分别使用引线310、 311与上述图 形布线303A (上述连接层305A)电连接。并且，形成有将上述半导体 芯片307、 309和上述引线布线310、 311封装的由模制树脂制成的绝缘 层312。这样，根据本发明的芯片内置基板的结构不限于使用2个基板的情 况，可以使用3块以上的基板来构成。 实施例4并且，所层叠(粘合)的基板的结构或其顺序可进行各种变更。例 如，图4A 图4C是示出根据本发明的实施例4的芯片内置基板的制造 方法的图。首先，在到达图4A所示的步骤之前的步骤实施与实施例1的图1A 图1C所示的步骤相同的步骤。在本实施例中，实施与实施例1的图1D 所示的以后步骤相当的图4A以下的步骤。首先，在图4A所示的步骤中，形成与实施例1的布线基板200相当 的布线基板200B。该布线基板200B是在实施例3所示的上述布线基板 200A中，在上述阻焊层304A上使用由模制树脂制成的绝缘层312封装 上述半导体芯片307、 309来形成。并且，在上述连接层305B上形成焊 球313。然后，在图4B所示的步骤中，与实施例1所示的图1E的步骤一样, 将上述布线基板100A和上述布线基板200B粘合(层叠)。在该情况下，在上述布线基板200B和上述布线基板100A之间形成 有先前说明的封装连接层Ll，半导体芯片由该封装连接层Ll加以保护 和绝缘，并且将所层叠的布线基板IOOA、 200B粘合，而且进行布线基
板100A、 200B的图形布线之间的电连接。然后，在图4C所示的步骤中，在上述连接层105B上形成焊球111， 形成芯片内置基板300C。这样，在本发明中层叠的布线基板的结构或顺序可进行各种变更。实施例5并且，在本发明中，不限于上述所示的将所谓的印刷布线基板(布 线基板100、 IOOA、 200、 200A、 200B等)粘合的情况，还可应用于将 采用所谓的积层法而形成的基板(下文中称为积层基板)和印刷布线基 板粘合的情况，或者可应用于将积层基板之间粘合的情况。这样，在所层叠的基板包含积层基板的情况下，取得与半导体芯片 连接的多层布线的细微化、多层化容易的效果。并且，这样在所层叠的 基板包含积层基板的情况下，或者在将积层基板之间层叠来形成芯片内 置基板的情况下，与全部使用积层法形成与半导体芯片连接的内置有该 半导体芯片的多层布线的情况相比，取得成品率良好、所废弃的半导体 芯片数量减少的效果。即，通过将制造成品率更良好且可靠性更高的印刷布线基板与有利 于细微化或多层化的积层基板进行组合，可制造出制造成品率良好且进 行了细微化、多层化的芯片内置基板。并且，通过分割所需要的层并使用积层法分别形成，与使用积层法 一并形成所有层的情况相比，可使制造成品率良好，而减少所废弃的半 导体芯片数量。以下，对这些芯片内置基板的制造方法例进行说明。图5A 图5P是示出根据本发明的实施例5的芯片内置基板的制造 方法的图。首先，在图5A所示的步骤中，准备导电材料、即由例如Cn 制成的厚度为200jim的支撑基板401。然后，在图5B所示的步骤中，使用光刻法在上述支撑基板401上形 成抗蚀图形(未作图示)，将该抗蚀图形用作掩模，通过电解电镀形成具 有层叠有例如Au层402a、 Ni层402b以及Cu层402c的结构的连接层 402。在该电解电镀中，由于上述支撑基板401成为通电路径，因而该支 撑基板401优选的是导电材料，并且更优选的是例如Cu之类的低电阻材料。然后，在图5C所示的步骤中，在上述支撑基板401上形成绝缘层 403，以覆盖上述连接层402。上述绝缘层403由例如积层树脂(环氧树 脂、聚酰亚胺树脂等)、阻焊剂(丙烯树脂、环氧丙烯树脂类树脂等)形 成。并且，在该情况下，当该绝缘层403由例如使树脂浸渍到玻璃纤维 中而得到的玻璃布环氧预浸材料等的预浸材料等机械强度高的材料形成 时，优选的是，该绝缘层403作为布线基板的加强层(stiffener)执行功能。在形成上述绝缘层403之后，在该绝缘层403上，使用例如激光器 形成通孔403A，以使上述连接层402露出。然后，在图5D所示的步骤中，根据需要进行去钻污(desmear)步 骤来去除通孔的残渣物并进行上述绝缘层403的表面处理(粗化处理)， 之后通过无电解电镀，在该绝缘层403的表面和上述连接层402的表面 上二形成Cu的种子层(seed layer) 404。然后，在图5E所示的步骤中，使用光刻法形成抗蚀图形(未作图示)。 然后，把该抗蚀图形用作掩模，通过Cu的电解电镀，在上述通孔403A 上形成孔塞405a，在上述绝缘层403上形成与上述孔塞405a连接的图形 布线405b，形成布线部405。在形成上述布线部405之后，剥离抗蚀图形，通过蚀刻去除所露出 的剩余种子层。然后，在图5F所示的步骤中，在上述绝缘层403上形成由例如热硬 化性的环氧树脂制成的绝缘层(积层)406，以覆盖上述布线部405，而 且使用激光器在该绝缘层406上形成通孔406A，以使上述图形布线405b 的一部分露出。然后，在图5G所示的步骤中，与图5D所示的步骤一样，根据需要 进行去钻污步骤来去除通孔的残渣物并进行上述绝缘层406的表面处理， 之后通过无电解电镀，在该绝缘层403的表面和所露出的上述图形布线 405b的表面上形成Cu的种子层407。 然后，在图5H所示的步骤中，与图5E所示的步骤一样，使用光刻法形成抗蚀图形(未作图示)。然后，把该抗蚀图形用作掩模，通过Cu 的电解电镀，在上述通孔406A上形成孔塞408a,在上述绝缘层406上 形成与上述孔塞408a连接的图形布线408b，形成布线部408。在形成上述布线部408之后，剥离抗蚀图形，通过蚀刻去除所露出 的剩余种子层。然后，在图5I所示的步骤中，在上述绝缘层406上形成由例如热硬 化性的环氧树脂制成的绝缘层(积层)406a，以覆盖上述布线部408。然后，在图5J所示的步骤中，使用例如激光器在上述绝缘层406a 十.形成开口部406B，以使上述图形布线408b的一部分露出。然后，在图5K所示的步骤中，根据需要进行去钻污步骤来去除开口 部的残渣物并进行上述绝缘层406的表面处理，之后通过例如电解电镀， 在上述开口部406B上形成焊锡连接部409。然后，在图5L所示的步骤中，使用例如激光器在上述绝缘层406a 上形成开口部，以使上述图形布线408b的另一部分露出，通过电镀在该 开口部上形成由Au/Ni (在图形布线408b上按Ni层、Au层的顺序层叠 的层)制成的连接层407。然后，将形成有由例如Au等的接合引线形成的凸焊点411的半导体 芯片410设置在上述布线部408上，以使上述凸焊点411和上述焊锡连 接部409对应。在该情况下，优选的是，根据需要进行上述焊锡连接部 409的回流焊(reflow)，使该焊锡连接部409和凸焊点411的电连接良好。 并且，优选的是，根据需要在上述半导体芯片410和上述绝缘层406a之 间填充树脂来形成底层填料410A。这样，形成了在积层基板上安装有半导体芯片的布线基板400。然后，在图5M所示的步骤中，与实施例1的图1E所示的步骤一样， 将上述布线基板400和上述布线基板200粘合(层叠)。在该情况下，在上述布线基板400和上述布线基板200之间形成有 封装连接层L1，该封装连接层L1封装上述半导体芯片410，并使该布线 基板400的布线和该布线基板200的布线连接。该封装连接层Ll由绝缘
层Dl和该绝缘层Dl中的焊球206形成，该绝缘层Dl由通过例如层压 形成的积层树脂制成。在该情况下，经由上述连接层205B与上述图形布 线203B连接的上述焊球206经由上述连接层407与上述图形布线408b 电连接。并且，在该情况下，如实施例2所示，可以使用包含由各向异 性导电材料制成的上述连接层D2的上述封装连接层L2,而取代上述封 装连接层L1。然后，在图5N所示的步骤中，通过例如湿蚀刻去除上述支撑基板 401。这样，通过使用上述支撑基板401，使得作为积层基板的布线基板 400的平面度良好，而且通过去除该支撑基板401，可实现布线基板400 的薄型化。并且，上述支撑基板401的去除优选的是在上述布线基板400 和上述布线基板200粘合之后进行。这是因为，在该情况下，芯片内置 基板整体的平面度由上述布线基板200的核心基板201来保持。然后，在图50所示的步骤中，形成阻焊层412，以覆盖上述绝缘层 403，并使上述连接层402露出。另外，在绝缘层403由阻焊层形成的情 况下，可省略该步骤。然后，在图5P所示的步骤中，根据需要在上述连接层402上形成焊 球413。这样，可形成芯片内置基板300D。这样，根据本发明的芯片内置基板通过作为积层基板的布线基板400 和作为印刷布线基板的布线基板200的组合，来形成与半导体芯片连接 的多层布线。因此，与全部使用积层法形成与半导体芯片连接的多层布 线的情况相比，取得成品率良好、所废弃的半导体芯片数量减少的效果。 并且，与全部使用印刷布线基板形成与半导体芯片连接的多层布线的情 况相比，具有多层布线的细微化、多层化容易的特征。实施例6并且，图6A 图6E是示出根据本发明的实施例6的芯片内置基板 的制造方法的图。首先，在图6A所示的步骤中，通过实施上述实施例5的图5A 图 5L的步骤来形成上述布线基板400，同样形成布线基板500。在该情况下， 上述布线基板500的支撑基板501、连接层502、绝缘层503、 506、 506a、 布线部505 (孔塞505a、图形布线505b)、布线部508 (孔塞508a、图形 布线508b)、以及连接层507分别相当于该布线基板400的支撑基板401 、 连接层402、绝缘层403、 406、 406a、布线部405 (孔塞405a、图形布 线405b)、布线部408 (孔塞408a、图形布线408b)、以及连接层407， 与该布线基板400 —样来形成。其中，在该布线基板500上不安装半导 体芯片，在上述连接层507上形成有焊球510。然后，在图6B所示的步骤中，与实施例1的图1E所示的步骤-一样， 将上述的布线基板400和布线基板500粘合(层叠)。在该情况下，在上述布线基板400和上述布线基板500之间形成有 封装连接层L1，该封装连接层L1封装上述半导体芯片410，并使该布线 基板400的布线和该布线基板500的布线连接。该封装连接层Ll由绝缘 层Dl和该绝缘层Dl中的焊球510形成，该绝缘层Dl由通过例如层压 形成的积层树脂制成。在该情况下，经由上述连接层507与上述图形布 线508b连接的上述焊球510经由上述连接层407与上述图形布线408b 电连接。并且，在该情况下，如实施例2所示，可以使用包含由各向异 性导电材料制成的连接层D2的封装连接层L2，而取代上述封装连接层 Ll。然后，在图6C所示的步骤中，与图5N所示的步骤一样，通过例如 湿蚀刻去除上述支撑基板401、 501。这样，通过使用上述支撑基板40]、 501，使得作为积层基板的布线基板400、 500的平面度良好，而且通过 去除该支撑基板401、 501，可实现布线基板400、 500的薄型化。并且， 上述支撑基板40K 501的去除优选的是在上述布线基板400和上述布线 基板500粘合之后进行，以保持平面度。然后，在图6D所示的步骤中，形成阻焊层412，以覆盖上述绝缘层 403，并使上述连接层402露出。同样，形成阻焊层512，以覆盖上述绝 缘层503，并使上述连接层502露出。另外，在绝缘层403、 503由阻焊层形成的情况下，可省略该步骤。然后，在图6E所示的步骤中，根据需要在上述连接层402上形成焊 球413。这样，可形成芯片内置基板300E。
这样，在根据本实施例的芯片内置基板的制造方法中，通过分割所 需要的层(与半导体芯片连接的布线)并使用积层法分别形成，与使用 积层法一并形成所有层的情况相比，可使制造成品率良好，而减少所废 弃的半导体芯片数量。实施例7并且，图7是示出根据本发明的实施例7的芯片内置基板600的图。 参照图7，根据本实施例的芯片内置基板600具有层叠实施例6所述的芯 片内置基板300E的结构。这样，根据本发明的芯片内置基板可根据需要 釆用各种结构，并可根据需要增大所层叠的层，进一步实现多层化。实施例8并且，图8是示出根据本发明的实施例8的芯片内置基板300F的图。 根据本实施例的芯片内置基板300F具有把大致球状的间隔物SP1附加在 实施例1所述的芯片内置基板300上的结构。上述间隔物SP1由例如树脂材料(例如，二乙烯基苯)或者导电材 料(例如Cu)形成。上述间隔物SP1被插入在上述布线基板100A和上述布线基板200 之间的上述绝缘层D1内，从而调整该布线基板100A和该布线基板200 的间隔。由于插入了上述间隔物SP1，所以除了容易控制(维持)该布线 基板100A和该布线基板200的间隔以外，还可减少芯片内置基板300F 的翘曲量。并且，取得上述布线基板100A和上述布线基板200的平行度 也良好的效果。并且，图9是示出根据本发明的实施例9的芯片内置基板300G的图。 在根据本实施例的芯片内置基板300G中，与实施例8所述的间隔物SP1 相当的间隔物SP2设置在上述焊球(电连接构件)206内。艮口，在本实施例的情况下，在内部具有间隔物的焊球(电连接构件) 206具有以下功能，即使形成在上述布线基板100A上的布线和形成在 上述布线基板200上的布线电连接，并控制该布线基板100A和该布线基 板200的间隔。并且，在本实施例的情况下，无需特别设置用于设置间
隔物的区域，可应对布线的窄间距化。上述间隔物SP2由例如树脂材料(例如，二乙烯基苯)或者导电材料(例如Cu)形成。在本实施例的情况下，在上述间隔物SP2使用例如Cu等的导电性 良好的导电材料的情况下，与实施例8的情况相比，可减小形成在上述 布线基板100A上的布线和形成在上述布线基板200上的布线的连接部的电阻。艮「J，在将形成于2个布线基板上的各个图形布线连接的电连接构件 的内部，可以插入作为间隔物执行功能的电阻值比该电连接构件电阻值 小的金属材料。并且，在该情况下，该电连接构件和该金属材料优选的 是使它们的熔融温度不同。例如，在焊球(电连接构件)熔融的情况下， 熔融温度比焊球高的Cu执行作为间隔物的功能，将2块布线基板的间隔 保持为规定值。特别是，优选的是使用利用焊锡层覆盖Cu等的金属球的 表面而得到的电连接构件(焊球)。并且，在实施例8、 9的情况下，可以使用上述连接层D2 (由各向 异性导电材料制成的层)，而取代上述绝缘层Dl。即，为了可靠地进行 电连接，可以将焊球和各向异性导电材料并用。在上述实施例8、 9中，例如，作为使形成在上述布线基板IOOA上 的布线和形成在上述布线基板200上的布线电连接的电连接构件使用了 焊球，然而可以使用焊球以外的突起状导电构件作为电连接构件。作为 该突起状导电构件，例如有焊柱状(例如圆柱状)的导电构件(后面在 实施例10 13中描述)，或者由接合引线形成的凸焊点(后面在实施例 14 16中描述)。图IO是示出根据本发明的实施例10的芯片内置基板300H的图。参 照图IO，在根据本实施例的芯片内置基板300H中，形成由Cu制成的导 电性的焊柱PS1，该焊柱PS1用于使形成在上述布线基板100A上的布线 和形成在上述布线基板200上的布线电连接。上述焊柱PS1经由上述连接层205B与上述图形布线203B连接。并
且，在上述焊柱PS1和上述连接层105A之间形成有由例如焊料制成的连接层AD1。在该情况下，上述焊柱PS1经由上述连接层AD1、 105A与 上述图形布线103A连接。并且，在形成上述连接层AD1的情况下，可 以使用焊球或者实施例9所述的具有间隔物的焊球。 在上述结构中，与实施例1的封装连接层Ll相当的封装连接层L3 具有上述绝缘层D1、上述焊柱PS1以及上述连接层AD1。在形成根据本实施例的芯片内置基板300H的情况下，可以使用例如 镀铜法，在上述布线基板200的上述连接层205B上形成上述焊柱PS1 即可。并且，该焊柱PS1可以形成在上述布线基板IOOA侧(上述连接层 105A上)。根据本实施例的芯片内置基板300H与实施例8和实施例9的情况一 样，除了容易控制上述布线基板100A和上述布线基板200的间隔以外， 还能减少芯片内置基板300H的翘曲量。并且，取得上述布线基板100A 和上述布线基板200的平行度也良好的效果。并且，在本实施例的情况下，与例如使用焊球的情况相比，能以更 窄的间距进行形成在上述布线基板100A上的布线和形成在上述布线基 板200上的布线的连接。因此，取得容易应对半导体装置的细微化的效 果。并且，在根据本实施例的芯片内置基板中，具有以下结构特征，艮卩 形成在上述布线基板100A上的布线和形成在上述布线基板200上的布线的连接电阻小，电连接的可靠性优良。图U是示出根据本发明的实施例11的芯片内置基板3001的图。参 照图ll，在根据本实施例的芯片内置基板300I中，使用与在根据上述实 施例10的芯片内置基板300H中的上述焊柱PS1相当的焊柱PS2，而且 在该焊柱PS2和上述连接层205B之间形成由例如焊料制成的连接层 AD2。并且，上述连接层AD2可使用与上述连接层AD1相同的方法来形 成。在上述结构中，与实施例1的封装连接层Ll相当的封装连接层L4
具有上述绝缘层D1、上述焊柱PS2以及上述连接层AD1、 AD2。即，在 上述结构中，在上述焊柱PS2的两面形成有由焊料制成的连接层。这样，通过附加由焊料制成的连接层，可使电连接的可靠性良好。实施例12图12是示出根据本发明的实施例12的芯片内置基板300J的图。参 照图12，在根据本实施例的芯片内置基板300J中，不形成在根据上述实 施例10的芯片内置基板300H中的上述连接层AD1，或形成由各向异性 导电材料制成的连接层D2，而取代上述绝缘层Dl。在上述结构中，上 述焊柱PS1和上述连接层105A之间的电连接由上述连接层D2进行。即， 在上述结构中，与实施例10的封装连接层L3相当的封装连接层L5具有 上述连接层D2和上述焊柱PS1。在上述结构中，具有容易制造芯片内置基板的特征。例如，上述焊 柱PS1和上述连接层105A的电连接通过将上述焊柱PS1插入(压入) 到上述连接层D2内，可容易进行。因此，无需用于使上述焊柱PS1和上 述连接层105A连接的热压接或超声波接合等的特别步骤，取得制造步骤 简单的效果。并且，焊柱PS1可以形成在连接层105A侧。实施例13图13是示出根据本发明的实施例13的芯片内置基板300K的图。参 照图13，在根据本实施例的芯片内置基板300K中，在上述连接层105A 上形成有焊柱PS3，在上述连接层205B上形成有焊柱PS4，在该焊柱PS3 和该焊柱PS4之间形成由例如焊料制成的连接层AD3。上述焊柱PS3、 PS4可使用例如电镀法来形成。即，在上述结构中， 与实施例1的封装连接层Ll相当的封装连接层L6具有上述绝缘层Dl、 上述焊柱PS3、 PS4以及上述连接层AD3。这样，使形成在上述布线基板100A上的布线和形成在上述布线基板 200上的布线电连接的焊柱可以形成在该布线基板IOOA侧和该布线基板实施例14图14是示出根据本发明的实施例14的芯片内置基板300L的图。参
照图14,在根据本实施例的芯片内置基板300L中，具有将实施例12所述的上述芯片内置基板300J中的上述焊柱PS1置换成凸焊点BP1的结构。 在上述结构中，上述凸焊点BP1和上述连接层105A之间的电连接 使用由各向异性导电材料制成的上述连接层D2来进行。即，在上述结构 中，与实施例12的封装连接层L5相当的封装连接层L7具有上述连接层 D2和上述凸焊点BP1。在上述结构中，除了实施例12所述的效果以外，还具有芯片内置基 板的制造步骤简单的优点。例如，上述凸焊点BP1是将通过引线接合使 用Au等的接合引线而形成的凸焯点层叠多个(例如2个)来形成的。因 此，无需电镀法等的复杂(需要药液的)工艺，可抑制制造成本。并且， 凸焯点BP1可以形成在连接层105A侧。图15是示出根据本发明的实施例15的芯片内置基板300M的图。 参照图15，在根据本实施例的芯片内置基板300M中，使用绝缘层Dl 来取代在实施例14所述的上述芯片内置基板300L中的上述连接层D2。 在该情况下，具有以下结构，B卩上述凸焊点BP1和上述连接层105A 之间的电连接使用由例如焊料制成的连接层AD4来进行。即，在上述结 构中，与实施例1的封装连接层Ll相当的封装连接层L8具有上述绝缘 层D1、上述凸焊点BP1以及上述连接层AD4。在该情况下，与上述芯片内置基板300L相比，上述凸焊点BP1和 上述连接层105A的连接电阻减小。并且，可以在连接层105A上设置凸 焊点BP1，在连接层205B上设置连接层AD4。实施例16图16是示出根据本发明的实施例16的芯片内置基板300N的图。参 照图16,在根据本实施例的芯片内置基板300N中，在上述连接层105A 上形成有凸焊点(通过引线接合使用Au等的接合引线而形成的凸焊点) BP2，在上述连接层205B上形成有凸焊点(通过引线接合使用Au等的 接合引线而形成的凸焊点)BP3，该凸悍点BP2和该凸焊点BP3通过例 如超声波接合或热压接等来连接。即，在上述结构中，与实施例1的封装连接层Ll相当的封装连接层L9具有上述绝缘层Dl和上述凸焊点BP2、 BP3。这样，将形成在上述布线基板100A上的布线和形成在上述布线基板 200上的布线电连接的凸焊点可以形成在该布线基板IOOA侧和该布线基 板200侧双方。实施例17并且，在使2个布线基板连接的情况下，当使用(Cu)焊柱时，与 使用焊球的情况相比可实现连接部的窄间距化，这在先前作了说明，然 而为了应对更窄的间距，例如，还优选的是使芯片内置基板具有以下结 构。在以下说明的芯片内置基板中，具有能以窄间距设置用于使2个布 线基板连接的焊柱的结构。下面，根据图17对上述布线基板的结构一例进行说明。图17是示意示出根据本发明的实施例17的芯片内置基板700的图。 参照图17，根据本实施例的芯片内置基板700具有在以倒装片方式安装 有半导体芯片704的布线基板800和该布线基板800上的布线基板900 之间形成有封装连接层L10而得到的结构。上述封装连接层L10具有与上述绝缘层D1相当的绝缘层701;与 上述焊柱PS1相当的焊柱702;以及由焊料制成的连接层703。上述封装 连接层LIO具有以下功能，即将安装在上述布线基板800上的上述半 导体芯片704封装，并使形成在上述布线基板800上的布线和形成在上 述布线基板900上的布线电连接。上述布线基板800具有在由例如预浸材料制成的核心基板801的两 面形成有布线而得到的结构。在上述核心基板801的安装有上述半导体 芯片704的侧(以下称为上侧)形成有图形布线804，并形成有绝缘层(积 层)802，以覆盖该图形布线804，而且在该绝缘层802上形成有绝缘层 (可以是阻焊层或积层)803。并且，在上述绝缘层802中形成有与上述图形布线804连接的孔塞 805，在该孔塞805上连接有最上层图形806A 806D。上述绝缘层803 形成为覆盖该最上层图形，另一方面，在该绝缘层803上形成有使该最
上层图形的一部分露出的开口部。该开口部对应于最上层图形与半导体 芯片或焊柱连接的部分。并且，上述半导体芯片704安装成与上述最上层图形806D连接。并 且，上述焊柱702形成为与上述最上层图形806A 806C连接，后面对 该结构的详情进行描述。并且，在上述核心基板801的安装有上述半导体芯片704的侧的相 反侧(以下称为下侧)形成有图形布线809，并形成有绝缘层(积层)807， 以覆盖该图形布线809，而且在该绝缘层807上形成有绝缘层(可以是阻 焊层或积层)808，以覆盖该绝缘层807。并且，在上述绝缘层807中形成有与上述图形布线809连接的孔塞 810。而且，形成有孔塞812，该孔塞812与上述图形布线804连接，并 贯通上述核心基板801，在上述绝缘层807上延伸。并且，形成有电极焊 盘811，该电极焊盘811与上述孔塞810或上述孔塞812连接，并且该电 极焊盘811的周围由上述绝缘层808围绕。另一方面，上述布线基板900具有在由例如预浸材料制成的核心基 板901的两面形成有布线而得到的结构。在上述核心基板901的面对上 述半导体芯片704的侧的相反侧(以下称为上侧)形成有图形布线904， 并形成有绝缘层(积层)902，以覆盖该图形布线904,而且在该绝缘层 902上形成有绝缘层(可以是阻焊层或积层)903。并且，在上述绝缘层902中形成有与上述图形布线904连接的孔塞 905，在该孔塞905上连接有周围由上述绝缘层903围绕的电极焊盘906。并且，在上述核心基板901的面对上述半导体芯片704的侧(以下 称为下侧)形成有图形布线909，并形成有绝缘层(积层)907，以覆盖 该图形布线卯9，而且形成有绝缘层(可以是阻焊层或积层)卯8，以覆 盖该绝缘层907。并且，在上述绝缘层907中形成有与上述图形布线909连接的孔塞 910。而且，形成有孔塞912，该孔塞912与上述图形布线904连接，并 贯通上述核心基板901，在上述绝缘层907上延伸。并且，形成有电极焊 盘911，该电极焊盘911与上述孔塞910或上述孔塞912连接，并且该电
极焊盘911的周围由上述绝缘层908围绕，形成多个的该电极焊盘911中的一部分具有经由上述连接层703与上述焊柱702连接的结构。在上述芯片内置基板700中，具有以下特征，即使上述布线基板 800的上侧的布线结构为多层布线结构，并将多层布线结构的最上层图形 (最上层图形806A 806C)和覆盖最上层图形的绝缘层的结构构成为能 以窄间距配置上述焊柱702。图18是以俯视图示出上述最上层图形806A 806C和形成为与该最 上层图形806A 806C连接的上述焊柱702之间的位置关系的图。参照 图18，在本实施例的情况下，对邻接的最上层图形延伸的长度进行适当 变更。例如，最上层图形配置成使短的图形和长的图形交替地排列。因 此，与最上层图形806A 806C连接的焊柱702在俯视的情况下形成为 交错排列。并且，上述最上层图形806A 806C的与上述焊柱702连接的部分 以外的部分由上述绝缘层803覆盖。图18的X—X'断面与图17对应， 然而在该断面中得知，上述最上层图形806B上方由上述绝缘层803覆盖。由于具有上述结构，因而在根据本实施例的芯片内置基板700中， 能以更窄的间距设置焊柱702。 g卩，适当变更与上述焊柱连接的最上层的 导电图形，根据需要使用绝缘层(阻焊层)覆盖焊柱的连接部以外的部 分，从而可应对连接部的窄间距化。下面，根据图19A 图19E对上述芯片内置基板700的制造方法一 例进行说明。首先，在图19A所示的步骤中，使用公知方法(例如半加成 (semi-additive)法)形成上述布线基板800。例如，通过对带铜箔的预 浸材料的表面进行图形蚀刻来形成上述图形布线804、 809，并使用镀铜 法形成上述孔塞805、 810、 812、电极焊盘811以及最上层图形806A 806D等。并且，在该阶段中，上述最上层图形806A 806D全部由上述 绝缘层803覆盖。然后，在图19B所示的步骤中，使用例如激光器形成开口部h，该 开口部h贯通上述绝缘层803并到达上述最上层图形806A 806D。另外，
在本图所示的断面中，未图示出与上述最上层图形806B对应的开口部h。这是因为，在俯视的情况下，与上述最上层图形806A 806C对应的开 口部交错地形成。即，在本图所示的断面中，上述最上层图形806B上方 由上述绝缘层803覆盖。然后，在图19C所示的步骤中，通过涂布或贴附在上述绝缘层803 上形成抗蚀层FR。然后，进行上述抗蚀层FR的构图，形成与上述最上 层图形806A 806C露出的部分(上述开口部h)对应的开口部H。.然后，在图19D所示的步骤中，使用例如镀铜法形成焊柱702，以 便与上述开口部H和上述开口部h对应，并剥离上述抗蚀层FR。然后，在图19E所示的步骤中，将半导体芯片704以倒装片方式安 装成与上述最上层图形806D连接，并使用上述绝缘层701封装该半导体 芯片。并且，在上述布线基板800上贴合上述布线基板900，在该情况下， 在上述焊柱702和上述电极焊盘911之间形成由例如焊料制成的连接层 703。这样，进行上述布线基板800和上述布线基板900的电连接，并将 该布线基板800和该布线基板900之间的半导体芯片704封装，形成芯 片内置基板700。根据上述制造方法，可应对布线基板的连接部分的窄间距化，制造 出具有细微的布线结构的高性能的半导体装置。并且，上述实施例8 实施例17的结构，如实施例5 (图5P)的芯 片内置基板300D和实施例6 (图6E)的芯片内置基板300E那样，也能 应用于使用积层基板的(使用积层法制造的)芯片内置基板。并且，在上述实施例中，示出了形成焊球作为芯片内置基板的外部 连接端子的例子，然而也能具有省略焊球的结构。例如，以实施例l (图 〗F)为例，可以具有省略焊球n、207的结构。在该情况下，连接层105B、 205A作为外部连接端子执行功能。并且，在以上所述的实施例中，仅图示出与1个芯片内置基板对应 的部分，然而可以例如使用大型基板等同时形成多个芯片内置基板。艮P， 本发明不限于将与芯片内置基板对应的尺寸的基板粘合的情况。例如， 可以使用大型基板同时形成多个芯片内置基板，并在后面步骤中切断(小
片切割)该大型基板，从而分别分离芯片内置基板。在该情况下，如以下说明那样，可将各种尺寸的基板进行各种组合 来形成芯片内置基板。另外，在以下说明中，作为第1基板，可使用例如上述布线基板100A，作为第2基板，可使用上述布线基板200等。首先，作为第1例，有以下方法，即将各个第1基板和各个第2 基板层叠(粘合)来形成芯片内置基板。在该情况下，原则上不需要切、然后，作为第2例，有以下方法。首先，在大型基板(或者形成在支撑基板上的大型基板)上形成多个第1基板，在该大型基板上的第1基板上层叠(粘合)各个第2基板。之后，切断上述大型基板，以便将上述第l基板各自分离，可形成芯片内置基板。然后，作为第3例，有以下方法。首先，在大型基板(或者形成在 支撑基板上的大型基板)上形成多个第2基板，在该大型基板上的第2 基板上层叠(粘合)各个第1基板。之后，切断上述大型基板，以便使 上述第2基板各自分离，可形成芯片内置基板。作为第4例，有以下方法。首先，在第1大型基板(或者形成在支 撑基板上的大型基板)上形成多个第1基板，同样，在第2大型基板(或 者形成在支撑基板上的大型基板)上形成多个第2基板。然后，将上述第 1大型基板和第2大型基板层叠(粘合)，在上述第1基板上层叠上述第2 基板。之后，将所粘合的上述第1大型基板和上述第2大型基板切断，以 便使上述第1基板和上述第2基板各自分离，可形成芯片内置基板。这样，在根据本发明的制造方法中，可将各种尺寸的基板组合来制 造芯片内置基板。实施例18并且，例如，在以倒装片方式安装半导体芯片的情况下，可以对底 层填料的形状或者底层填料的形成方法进行各种变更。 一般做法是，例如，如实施例1的图1C所示，使被称为底层填料的树脂材料(例如液状 树脂)浸透到半导体芯片和基板之间并使该树脂材料硬化。然而，在形成底层填料之后，布线基板进一步重复加热和冷却，因 而有时，由于底层填料和周围材料的温度时间关系、热膨胀系数或者应 力不同等而使底层填料(布线基板)发生翘曲。因此，为了抑制由底层填料引起的布线基板等的翘曲，例如如以下 所示，可以减小形成有底层填料的面积(体积)。例如在实施例1所示的制造方法中，可以实施图20所示的步骤，而 取代图1C所示的步骤。参照图20，在本实施例所示的情况下，将底层填料109A仅涂布在半导体芯片110的四边的凸焊点108和凸焊点108的 附近，而不浸透在半导体芯片和布线基板之间的整体内。因此，形成底层 填料的面积(体积)减小，可抑制由底层填料引起的布线基板等的翘曲。并且，底层填料如以下的图21A 21B所示，可以仅形成在半导体 芯片的中心附近。在该情况下，可以实施图21A 图21B所示的步骤， 而取代上述图20所示的步骤。首先，在布线基板的阻焊层104A上的安装有半导体芯片的位置的中 央，通过灌注滴下液状树脂(底层填料)109B。然后，在图21B所示的 步骤中，通过以倒装片方式安装半导体芯片101，可仅在半导体芯片IOI 的中心附近形成底层填料109B。实施例19并且，在贴合2块布线基板的情况下使用的电连接构件(例如焊球 等)可以设置在安装有半导体芯片的基板侧，并且可以设置在与安装有 半导体芯片的基板贴合的侧的基板侧。例如，在实施例1的情况下，如先前说明的那样，在与安装有半导 体芯片的布线基板贴合的布线基板侧设置有电连接构件。图22是对实施 例1的图1E所示的步骤进行更详细说明的图，是示意示出在实施例1所 示的布线基板的制造方法中，将布线基板100A和布线基板200贴合的步 骤的图。参照图22，在实施例l的情况下，在与安装有半导体芯片110的布 线基板100A贴合的布线基板200侧设置有电连接构件(焊球206)。并且，图22所示的步骤可以变更为图23所示的步骤。在本图所示 的情况下，在安装有半导体芯片UO的布线基板IOOA侧设置有电连接构
件(焊球206)。并且，当贴合2块布线基板时，可以把安装有半导体芯片的基板和 与安装有半导体芯片的基板贴合的侧的基板的任一方设定为下(上)侦'J。例如，如图24所示，可以在图22所示的步骤中调换布线基板100A 和布线基板200的上下关系，从设置在下侧(例如工作台等上)的布线 基板200上贴附安装有半导体芯片110的布线基板IOOA。在该情况下， 电连接构件(焊球206)设置在下侧的布线基板200侧。并且，如图25所示，可以在图23所示的步骤中调换布线基板100A 和布线基板200的上下关系，从设置在下侧(例如工作台等上)的布线 基板200上贴附安装有半导体芯片110的布线基板IOOA。在该情况下， 电连接构件(焊球206)设置在上侧的布线基板IOOA侧。;且，例如，在上述实施例中，以半导体芯片面朝下地安装(例如 倒装片式安装)在布线基板上的情况为例作了说明，然而本发明不限于 此。例如，可以把半导体芯片面朝上地设置(安装)在基板上。图26 图27是示意示出将半导体芯片面朝上地安装在布线基板上 并制造芯片内置基板的情况的制造方法的图。参照图26，在本实施例中， 首先，对实施例1的图1A 图1B进行实施，使布线基板100处于图1B 所示的状态。即，在图A所示的布线基板100中，通过电解电镀等，在 从阻焊层104A的开口部106露出的图形布线103A上形成由例如焊料等 制成的连接层107。而且，在实施例1的图1D所示的布线基板200上(阻焊层204B上)， 使用薄膜状的树脂208 (例如被称为小片连接膜)来面朝上地贴附半导体 芯片IIO。并且，在半导体芯片IIO上形成由Au等的接合引线形成的凸 焊点(电连接构件)108。并且，在布线基板200的连接层205B上(图形布线203B上)，形 成所层叠的多个凸焊点(通过引线接合使用Au等的接合引线而形成的凸 焊点)209作为电连接构件，而取代焊球206。然后，在图27所示的步骤中，与在图1E中先前说明的情况一样， 将布线基板100和布线基板200贴合。例如，在将上述布线基板200和上述布线基板100贴合的情况下， 可使用以下的第1方法或第2方法来进行贴合。首先，第l方法可按以下执行。首先，将布线基板200经由热硬化 性的薄膜状的积层树脂(在该阶段中未硬化)层叠并按压在布线基板100 上。这里，将布线基板200的凸焊点(电连接构件)209压入到薄膜状的 积层树脂内，与布线基板100的连接层105A抵接。与此同时，将凸焊点 108压入到积层树脂内，与布线基板100的连接层107抵接。在该状态下 加热，从而使连接层107熔融，并且该积层树脂受热而硬化，形成绝缘 层D1。其结果，形成包含绝缘层D1和凸焊点209的封装连接层Lla。并且，第2方法可按以下执行。首先，将布线基板200层叠并按压 在布线基板100上。这里，将布线基板200的凸焊点209与布线基板100 的连接层105A抵接。与此同时，将凸焊点108与连接层107抵接。在该 状态下加热，从而使连接层107熔融。然后，在布线基板200和布线基 板IOO之间填充液状树脂并使其硬化，形成绝缘层D1。其结果，形成包 含绝缘层Dl和凸焊点209的封装连接层Lla。这样，通过将布线基板100和布线基板200贴合，来使用凸焊点209 进行布线基板200的图形布线203B和布线基板100的图形布线103A的 电连接。在上述电连接的同时，使用凸焊点108进行半导体芯片UO和 布线基板100的图形布线103A的电连接。另外，在本实施例中，在最初安装(设置或贴附)有半导体芯片110 的侧的基板(布线基板200)中，不进行半导体芯片IIO的电连接。即， 本实施例中的"安装"意味着至少安装(设置)半导体芯片，而不一定 使用为包含电连接的意思。根据本实施例，无需在与安装(设置)有半导体芯片的侧的基板之间 填充底层填料。因此，取得抑制由底层填料引起的基板翘曲发生的效果。实施例21并且，在上述实施例中，以使用凸焊点来使半导体芯片和图形布线 连接的情况为例作了说明，然而本发明不限于此。例如，可以使用接合
引线来使半导体芯片和图形布线连接。图28 图29是示出根据实施例21的芯片内置基板的制造方法的图。 首先，在图28所示的步骤中，在具有与实施例1的图1A所示的布线基 板100相同结构的布线基板上(阻焊层104A上)，使用薄膜状的树脂DF (例如被称为小片连接膜)来面朝上地贴附半导体芯片110。而且，使用 接合引线WB来使半导体芯片IIO和图形布线103A连接。在该情况下， 图形布线103A的形状和形成在阻焊层i04A上的开口部可以根据引线接合进行适当变更。然后，在图29所示的步骤中，实施与实施例1的图1E的步骤相同 的步骤，可制造芯片内置基板。如本实施例所示，半导体芯片可以针对 所安装的基板面朝上，并且可以通过引线接合进行电连接。并且，在根据本发明的芯片内置基板上可以安装(或内置)半导体 芯片以外的电子部件。例如，作为上述电子部件，有被称为表面安装装 置的电子部件。具体地说，作为上述电子部件，有电容器、电感器、电 阻元件、振荡元件(例如晶体振动器等)、滤波器、通信元件(例如SAW 元件等)等。图30是示出在实施例1所示的芯片内置基板300上安装有电子部件 EL1、 EL2、 EL3的例子的图。例如，电子部件EL2、 EL3安装在布线基 板200的面对半导体芯片110的侧的相反侧(上侧)，以便与图形布线203A 连接。然而，由于布线基板200的上侧安装区域有限，因而当要安装许多 电子部件时，有必要增大布线基板200 (芯片内置基板)。因此，优选的 是，电子部件设置成由封装连接层L1 (绝缘层D1)封装，即电子部件设 置在布线基板200和布线基板100之间时，可在少的设置区域内安装许 多电子部件。在本实施例的情况下，多个电子部件EU设置成由封装连 接层L1 (绝缘层D1)封装，即电子部件设置在布线基板200和布线基板 100之间。例如，在根据本实施例的芯片内置基板中，电子部件EL1安装在与
布线基板100A的安装有半导体芯片110的面相同的面上。并且，电子部件EU还安装在布线基板200的面对半导体芯片110的侧。在该情况下， 电子部件EL1与半导体芯片110 —样由封装连接层Ll (绝缘层Dl)封 装。并且，在布线基板200的面对半导体芯片110的侧安装电子部件EL
的情况下，优选的是，在俯视的情况下避开半导体芯片110的位置(与 半导体芯片110邻接的位置)安装电子部件EL1。在该情况下，可使芯 片内置基板薄型化。并且，在上述结构中，电子部件EL1可以安装在布线基板200和布 线基板100A双方上，并且电子部件EL1可以仅安装在布线基板200上， 也可以仅安装在布线基板100上。并且，在将电子部件安装在例如布线基板200 (与安装有半导体芯 片的基板粘合的基板)的面对半导体芯片110的侧的情况下，可以按以 下方式来构成。图31是示出在实施例1所示的芯片内置基板300上，除 r电子部件ELl、 EL2、 EL3以外还安装有电子部件EL4的例子的图。在本图所示的情况下，电子部件EL4安装在布线基板200 (与安装 有半导体芯片的基板粘合的基板)的面对半导体芯片110的侧。并且， 电子部件EL4配置在半导体芯片IIO的正上方。这样，当把电子部件配 置在半导体芯片110的正上方时，可高密度地安装电子部件，可减小在 俯视的情况下的芯片内置基板的面积。并且，在本图所示的芯片内置基板中，在布线基板100A (下侧的布 线基板)上形成(内置)有导电层IOOP，在布线基板200 (上侧的布线 基板)上形成(内置)有导电层200P。在俯观察布线基板100A的情况 下，导电层IOOP实质上形成在布线基板IOOA的整面上。同样，在俯观 察布线基板200的情况下，导电层200P实质上形成在布线基板200的整 面上。因此，安装在布线基板100A和布线基板200之间的电子部件EL1 、 EL4以及半导体芯片IIO被电磁屏蔽。因此，被电磁屏蔽的电子部件(半 导体芯片)难以受到例如电子部件EL2、 EL3等的噪声影响。并且，取 得被电磁屏蔽的电子部件(半导体芯片)难以给电子部件EL2、 EL3等
带来噪声影响的效果。例如，有时在布线基板上形成有被接地而使电位成为接地电平的导电层(接地面(ground plane))、以及针对接地电位被赋予规定电位的导 电层(功率面(power plane))。因此，通过将上述接地面或功率面等的 导电层用于电磁屏蔽，使得容易对安装在布线基板100A和布线基板200 之间的电子部件或半导体芯片进行电磁屏蔽。例如，使用上述结构，容易对易成为噪声产生源的电子部件或半导 体芯片进行电磁屏蔽，并且容易对易受噪声影响的电子部件或半导体芯 片进行电磁屏蔽。例如，使用上述结构，容易将模拟元件和数字元件进行电磁分离。 例如，可以在布线基板100A和布线基板200之间安装模拟元件(数字元 件)，在布线基板200上(布线基板200的面对半导体芯片的侧的相反侧) 安装数字元件(模拟元件)。并且，可以根据需要，在图形布线103A和导电层IOOP之间形成布 线结构102a (孔塞或图形布线等)，在图形布线103B和导电层100P之 间形成布线结构102b。同样，可以根据需要，在图形布线203A和导电 层200P之间形成布线结构202a，在图形布线203B和导电层200P之间 形成布线结构202b。并且，可以如图32所示来变更图31所示的结构，将电子部件EL4 层叠并安装在半导体芯片110上。实施例23并且，例如，在电子部件中，有比半导体芯片厚的(高度高的)电 子部件，因而在将电子部件安装在布线基板100A和布线基板200之间的 情况下，当根据电子部件设定布线基板100A和布线基板200的间隔时， 芯片内置基板有时变厚(变大)。因此，在将电子部件安装在芯片内置基板上的情况下，在布线基板 1OOA或布线基板200上形成使所安装的电子部件露出的开口部，可以实现芯片内置基板的小型化。图33是示出在实施例1所示的芯片内置基板300上安装有电子部件EL5的例子的图。在本图所示的情况下，电子部件EL5安装在布线基板 100A上，电子部件EL5和图形布线103A进行了连接。在本图所示的芯片内置基板中，具有以下特征，即在布线基板200 上形成有开口部200a，该开口部200a用于使安装在布线基板100A上的 电子部件EL5露出。因此，在要安装距安装面的高度比半导体芯片110 高的电子部件EL5的情况下，可抑制芯片内置基板变厚的影响。并且，如图34所示，在将电子部件EL5安装在布线基板200上的情 况下，可以在布线基板IOOA上形成开口部100a，该开口部100a用于使 安装在布线基板200上的电子部件EL1露出。并且，在将半导体芯片安装在布线基板IOOA上的情况下，可以在布 线基板200上形成使该半导体芯片露出的开口部。并且同样，在将半导 体芯片安装在布线基板200上的情况下，可以在布线基板100A上形成使 该半导体芯片露出的开口部。例如，在所安装的半导体芯片大(厚)的 情况下，或者在安装所层叠的多个半导体芯片的情况下，通过在布线基 板上形成开口部，可抑制芯片内置基板的大型化影响。并且:在构成芯片内置基板的情况下，优选的是尽量减小阻焊层所占的部分。例如，阻焊层是用于在焊料等熔融的情况下阻止焊料流动的 树脂材料，然而有时包含感光材料，以便容易构图，该树脂材料的成分 与被称为积层树脂的一般树脂材料不同。一般，阻焊层具有以下特征，即与积层树脂相比物理强度小，并 且玻璃转移温度低(耐热性低)。因此，例如如以下所示，优选的是尽量 减小阻焊层的面积(或者不使用阻焊层)。图35是示出在实施例1所示的芯片内置基板300中，减小了布线基 板200的阻焊层204B的例子的图。在本图所示的情况下，减小了形成有 阻焊层204B的面积，并将阻焊层204B形成在使用焊料进行连接的图形 布线203B的附近。因此，在布线基板100A和布线基板200之间，取代阻焊层而由积层 树脂制成的绝缘层D1所占的体积(面积)增大，取得芯片内置基板的可
靠性良好的效果。并且，可以把这种结构应用于布线基板100A侧的阻焊 层104A。并且，图36是示出在实施例l所示的芯片内置基板300中，消除了 布线基板200的阻焊层204B的结构的图。在本图所示的情况下，焊球 206被熔融而连接的图形布线203B形成在与孔塞202对应的位置。而且, 图形布线203B的形状减小，焊料在图形布线203B上流动的空间减小。 例如，优选的是，图形布线203B具有接近所谓的电极焊盘的程度的形状 (面积)。通过具有上述结构，可具有省略阻焊层204B的结构，可使芯片内置 基板的可靠性良好。 实施例25并且，在根据本发明的芯片内置基板中，所安装(内置)的半导体 芯片不限于1个的情况，也可以安装多个半导体芯片。图37 图42是示意示出在实施例1所示的芯片内置基板300上安 装多个半导体芯片的例子的图。另外，在芯片内置基板上安装有先前说 明的电子部件EL2、 EL3，并且省略了布线基板100A和布线基板200的 详细结构(图形布线或孔塞等)的一部分，成为示意性描述。在图37所示的情况下，在与布线基板100A以倒装片方式连接的半 导体芯片110上还层叠并安装有半导体芯片1IOA。并且，半导体芯片11 OA 使用接合引线与布线基板100A连接。并且，在图38所示的情况下，在布线基板100A上均面朝上地层叠 的半导体芯片110、110A各自使用接合引线与布线基板00A进行了连接。并且，在图39所示的情况下，在与布线基板100A以倒装片方式连 接的半导体芯片110上还以倒装片方式安装有半导体芯片IIOB。在该情 况下，例如在半导体芯片110上形成有贯通插塞(未作图示)，半导体芯 片10B经由该贯通插塞与布线基板IOOA连接。并且，在图40所示的情况下，在与布线基板100A以倒装片方式连 接的半导体芯片110上，半导体芯片110B与布线基板200以倒装片方式 连接。即，在布线基板200的与半导体芯片110 (布线基板100A)对置
的侧以倒装片方式安装有半导体芯片IIOB。并且，在图41所示的情况下，在以倒装片方式安装有半导体芯片110的布线基板100A的安装有半导体芯片110的侧的相反恻以倒装片方式安 装有半导体芯片110B。即，在本图所示的情况下，在布线基板100A的 两面以倒装片方式安装有半导体芯片。并且，所安装的半导体芯片不限于2个，还可以安装更多的半导体 心片。并且，在图42所示的情况下，多个半导体芯片110设置在布线基板 100A和布线基板200之间，并安装在俯视的情况下半导体芯片IIO之间 相互避开的位置(半导体芯片110之间邻接的位置)。根据上述结构，可 使芯片内置基板薄型化，这是优选的。并且，在上述图37 图42所示的情况下，电子部件EL3可以经由 插入物来安装。并且，对在例如实施例1所示的芯片内置基板的制造方法中，在布 线基板100A和布线基板200之间形成绝缘层D1 (封装连接层L1)的情 况下，主要对2种方法作了说明。例如，第1方法是使用热硬化性的薄 膜状的积层树脂的方法，另一种是使用液状树脂的方法。然而，由于使例如液状树脂浸透在布线基板100A和布线基板200 之间需要时间，因而有时在使芯片内置基板的制造效率良好的方面成为 问题。因此，例如，可以釆用模压技术，使用金属模具来将布线基板100A 和布线基板200固定，在该金属模具的内部填充进行了加压和加热的模 制树脂来形成绝缘层D1。图43A 图43B是示意示出在实施例1的图1E所示的步骤中，取 代夹入树脂膜的方法或者使液状树脂浸透的方法，而使用模压来在布线 基板100A和布线基板200之间形成绝缘层(由树脂制成的层)Dl的方 法的图。另外，在图43A 图43B中省略了布线基板100A和200的详细 结构描述的一部分，具有示意描述的部分。首先，在图43A所示的步骤中，将布线基板100A和布线基板200
在相对置的状态下设置在金属模具KGO内。然后，在图43A所示的步骤 中，从金属模具KGO的幵口部(模具门)OP向布线基板100A和布线基 板200之间加压导入模制树脂并使其硬化。之后，从金属模具KGO中取 出布线基板(图43B)即可。即使这样使用模压技术，也能形成绝缘层 D(封装连接层L1)。并且，上述模压可以使用例如以下所示的方法(金属模具)来进行。首先，在图44A所示的步骤中，准备具有凹部KGa的金属模具KG1。 然后，在图44B所示的步骤中，将布线基板100A和布线基板200在相 对置的状态下设置在金属模具KG1的凹部KGa内。然后，在图44C 图44D所示的步骤中，在布线基板200上贴附薄 膜FL之后，顺次设置金属模具KG2、 KG3。在该情况下，优选的是，通 过使用多个加压单元SP将金属模具KG3分别加压，使得对金属模具KG3 的面内施加的应力的均匀性良好。并且，在金属模具KG2内形成有用于 导入模制树脂的开口部(模具门)0P。并且，可以使金属模具KG2、 KG3 吸附薄膜FL，然后把金属模具KG2、 KG3设置在布线基板200上。然后，在图44E所示的步骤中，从模具门OP向布线基板IOOA和布 线基板200之间加压导入模制树脂并使其硬化，形成绝缘层D1。之后， 可以从金属模具中取出布线基板(图44F)。而且，在图44G所示的步骤 中通过小片切割切断布线基板(在虚线部分切断)来使其单片化，从而 可制造芯片内置基板。实施例27并且，例如在制造芯片内置基板的情况下，如先前说明的那样可使 用各种尺寸的基板。图45所示的组合是其一例，在大型基板即布线基板 100A上放置并贴合与芯片内置基板的尺寸对应的多个布线基板200，构 成布线基板。在图45中，所安装的半导体芯片由虚线表示。在本图所示 的情况下，通过小片切割切断布线基板100A来使其单片化，可制造芯片 内置基板。并且，可以将大型的布线基板100A和大型的布线基板200贴合，通 过小片切割切断布线基板IOOA、 200双方来使它们单片化，从而制造芯
片内置基板。并且，在将大型基板之间组合的情况下，特别是在基板的周缘部的位置偏差量有时增大。另一方面，如图45所示，在大型的布线基板100A 上放置进行了单片化的布线基板200的情况下，放置布线基板200可能 会需要时间。因此，可以使用以下方法制造芯片内置基板，即如图46所示，在 大型的布线基板100A上放置并贴合例如能形成2个芯片内置基板的尺寸 (所谓的取用2个)的布线基板200。在该情况下，通过小片切割使布线 基板100A和布线基板200单片化，从而可制造芯片内置基板。另外，在 图45中，所安装的半导体芯片和成为1个芯片内置基板的部分由虚线表 示。在图46所示的方法中，与将大型基板之间贴合的情况相比可减小所 贴合的基板之间的位置偏差影响，而且与放置进行了单片化的布线基板 的情况相比可縮短基板放置所花的时间。并且，所放置的基板不限于能形成2个芯片内置基板的尺寸(取用 2个)，可进行各种变更，即具有能形成4个芯片内置基板的尺寸(取 用4个)，或者具有能形成6个芯片内置基板的尺寸(取用6个)等。以上，对本发明的优选实施例作了说明，然而本发明不限于上述特 定实施例，可在权利要求所述的要旨内进行各种变形和变更。产业上的可利用性根据本发明，可提供一种生产成品率良好、与内置的半导体芯片连 接的多层布线的可靠性高的芯片内置基板和制造该芯片内置基板的制造 方法。本国际申请主张基于在2005年12月14日所申请的日本专利申请 2005 — 360519号和在2006年4月21日所申请的日本专利申请2006 — 117618号的优先权，并在本国际申请中引用2005 — 360519号和2006 — 117618号的全部内容。
权利要求
1.一种芯片内置基板的制造方法，其特征在于，该制造方法具有第1步骤，把半导体芯片安装在形成有第1布线的第1基板上；以及第2步骤，对形成有第2布线的第2基板和上述第1基板进行粘合，在上述第2步骤中，上述半导体芯片被封装在上述第1基板和上述第2基板之间，并且上述第1布线和上述第2布线被电连接，从而形成与上述半导体芯片连接的多层布线。
2. 根据权利要求1所述的芯片内置基板的制造方法，其特征在于， 在上述第2步骤中，通过使设置在上述第1基板侧的电连接构件和第2 布线连接，或者使设置在上述第2基板侧的电连接构件和第1布线连接， 来使上述第1布线和上述第2布线电连接。
3. 根据权利要求2所述的芯片内置基板的制造方法，其特征在于， 上述电连接构件是在内部具有间隔物的焊球。
4. 根据权利要求2所述的芯片内置基板的制造方法，其特征在于， 上述电连接构件使用电镀法来形成。
5. 根据权利要求2所述的芯片内置基板的制造方法，其特征在于， 上述电连接构件使用接合引线来形成。
6. 根据权利要求1所述的芯片内置基板的制造方法，其特征在于， 在上述第2步骤中，进行上述半导体芯片和上述第2布线之间的电连接。
7. 根据权利要求1所述的芯片内置基板的制造方法，其特征在于， 上述第1布线和上述第2布线之间的连接部按照在俯视的情况下交错的 方式进行排列。
8. 根据权利要求1所述的芯片内置基板的制造方法，其特征在于， 在上述第2步骤中，使用包含各向异性导电材料的层来进行上述半导体 芯片的封装以及上述第1布线和上述第2布线之间的电连接。
9. 根据权利要求1所述的芯片内置基板的制造方法，其特征在于， 上述第1基板形成在支撑该第1基板的第1支撑基板上，当形成该第1 基板之后，该第1支撑基板被从该第1基板上去除。
10.根据权利要求1所述的芯片内置基板的制造方法，其特征在于， 上述第1支撑基板包含导电材料，上述第1布线包含将该导电材料用作 供电路径的通过电解电镀形成的部分。
11.根据权利要求1所述的芯片内置基板的制造方法，其特征在于，上述第2基板形成在支撑该第2基板的第2支撑基板上，当形成该第2 基板之后，该第2支撑基板被从该第2基板上去除。
12. 根据权利要求1所述的芯片内置基板的制造方法，其特征在于， 在上述第2基板上还层叠了安装有其他半导体芯片的第3基板。
13. —种芯片内置基板，该芯片内置基板具有第1基板，其形成有第1布线，在该第1布线上安装有半导体芯片；以及第2基板，其形成有第2布线，且该第2基板与上述第1基板进行' 一该芯片内置基板的特征在于，在上述第1基板和上述第2基板之间 形成有封装连接层，形成与上述半导体芯片连接的多层布线，其中，该 封装连接层封装上述半导体芯片，并使上述第1布线和上述第2布线电 连接。
14. 根据权利要求13所述的芯片内置基板，其特征在于，上述第1 布线和上述第2布线使用在内部具有间隔物的焊球来电连接。
15. 根据权利要求13所述的芯片内置基板，其特征在于，上述第1 布线和上述第2布线使用导电性的焊柱来电连接。
16. 根据权利要求13所述的芯片内置基板，其特征在于，上述第1 布线和上述第2布线使用由接合引线形成的凸焊点来电连接。
17. 根据权利要求13所述的芯片内置基板，其特征在于，上述第1 布线和上述第2布线之间的连接部按照在俯视的情况下交错的方式进行 排列。
18. 根据权利要求13所述的芯片内置基板，其特征在于，上述封装 连接层具有包含各向异性导电材料的层。
19. 根据权利要求13所述的芯片内置基板，其特征在于，在上述第l 基板上形成有开口部，该开口部使安装在上述第2基板上的电子部件露出。
20. 根据权利要求13所述的芯片内置基板，其特征在于，在上述第2 基板上形成有开口部，该开口部使安装在上述第1基板上的电子部件露 出。
21. 根据权利要求13所述的芯片内置基板，其特征在于，电子部件 与上述半导体芯片一起被封装在上述封装连接层内。
22. 根据权利要求21所述的芯片内置基板，其特征在于，上述电子 部件安装在上述第2基板上。
23. 根据权利要求21所述的芯片内置基板，其特征在于，上述电子 部件与上述半导体芯片进行了层叠。
24. 根据权利要求21所述的芯片内置基板，其特征在于，由包含在 上述第1基板或上述第2基板内的导电层对上述电子部件进行了电磁屏 蔽。
全文摘要
本发明提供一种芯片内置基板的制造方法，其特征在于，该制造方法具有第1步骤，把半导体芯片安装在形成有第1布线的第1基板上；以及第2步骤，将形成有第2布线的第2基板和上述第1基板粘合，在上述第2步骤中，上述半导体芯片被封装在上述第1基板和上述第2基板之间，并且上述第1布线和上述第2布线电连接，形成与上述半导体芯片连接的多层布线。
文档编号H01L25/11GK101120445SQ20068000482
公开日2008年2月6日 申请日期2006年12月12日 优先权日2005年12月14日
发明者国本裕治, 坂口秀明, 小山铁也, 小林壮, 小林敏男, 山野孝治, 柳沢孝, 田中功一, 真岛智明, 荒井直, 饭塚肇, 饭田清明 申请人:新光电气工业株式会社