专利名称：：层叠部件的制作方法
技术领域：
：本发明涉及一种内置线圈的层叠型电感器等层叠部件，特别是一种可缓和内部应力而不会分层和破裂的具有优良特性的层叠部件。
背景技术：
：作为移动电话、移动信息终端(PDA)、笔记本电脑、数码相机等小型电子设备所使用的电源电路，广泛地采用变换电压时功率损耗较小的开关-调节器(DC-DC变换器)。DC-DC变换器电路所使用的变换器、电容器等无源部件，为了降低电源电路的所占面积而需要小型化。另一方面，为了提高功率效率和性能，将DC-DC变换器的开关频率进行高频化。其结果是，变换器和电容器的常数变小，从而可以实现部件的小型化。变换器可代替以往的巻线型而使用层叠型。层叠型变换器通过以下方式来制造，即将由软质铁素体形成的磁性片或者膏，和由作为良导电体的Ag、Cu等金属或者合金形成的内部电极(导体图案)用的导电膏层叠而一体化，之后通过烧成而得到烧成体，然后将外部电极用膏通过印刷或者转印而将其烧附于该烧成体的表面。关于DC-DC变换器，寻求一种在高频或强磁场下具有稳定的电感的直流叠加特性优良的电感器。另外，有时候也寻求一种电感相对于直流电流呈非线性特性的电感器。如果着眼于直流叠加特性，则优选电感器所使用的软质铁素体在强磁场下也不容易饱和，.即饱和磁通密度Bs高。作为具有高Bs的软质铁素体已知有MnZn类铁素体，但是因为电阻低，所以不适于层叠。因此，可以使用与MnZn类铁素体相比Bs低但电阻高的NiZn类铁素体、MCuZn类铁素体及MgZn类铁素体等。层叠型电感器也存在几个问题。第一个问题是如果使铁素体弯曲则磁通率变化。这种现象被称作磁致伸缩效应。使铁素体产生弯曲的主要原因(a)树脂成形时树脂固化收縮而产生的压缩应力；(b)由电感器和印刷基板的线膨胀系数之差所产生的应力；以及(C)由铁素体与内部电极金属的线膨胀系数之差所产生的内部应力。对于线膨胀系数而言，铁素体是+10ppm/。C左右，Ag是+20ppm/。C左右。层叠型电容器的内部应力不仅使铁素体的磁性(电感应、质量系数Q值)降低，而且如果在软钎焊等工序中带来热冲击，则使部件内部发生裂纹。其结果是，层叠型电感器的性能产生波动，可靠性降低。作为抑制这种磁致伸缩所致的特性变动的方法，日本特开平8-64421号公报提出了，一种通过使设置在磁性体层之间的碳膏消失而形成空洞层以缓和应力的层叠型电感器。然而，经研究得知，仅通过形成空洞层还无法充分地缓和应力，并且因空洞而使层叠型电感器的强度降低。加之，由于碳膏消失时产生气体，所以引起分层(层间分离)或铁素体的破裂。一旦引起分层或破裂则镀液浸入，有可能引起导体图案的短路。日本特开昭56-155516号公报提出了，采用一种介于磁性体层之间设置非磁性的绝缘层，以在磁路中形成磁隙的开磁路型电感器，从而改善直流叠加特性。然而，日本特开昭56-155516号公报则完全没有考虑由内部应力所致的磁性变化。加之，在该电感器中非磁性绝缘层延伸至电感器的外表面，因此，在磁性体层与非磁性绝缘层的界面产生的破裂或分层，而使镀液等浸入内部，容易引起导体图案的短路。
发明内容因此，本发明的目的在于，提供一种缓和内部电极所致的残留应力，并且抑制分层和破裂，从而具有稳定的电感应和Q值等特性，优良的直流叠加特性的层叠部件。本发明的层叠部件，其具备多个磁性铁素体层；以沿层叠方向连接而形成线圈的方式形成在各磁性铁素体层上的导体图案；以与上述导体图案沿层叠方向重叠的方式形成在至少一层的磁性铁素体层上的非磁性陶瓷层，其特征在于，上述非磁性陶瓷层以烧结温度比上述磁性铁素体高的非磁性陶瓷为主成分，还包含氧化物状态下的Cu、Zn以及Bi中的一种或.两种以上的氧化物。在本发明的第一实施方式中，上述非磁性陶瓷层呈环状，其至少一方的缘部比上述导体图案的对应的缘部向上述磁性铁素体层的面方向延伸出。非磁性陶瓷层从导体图案的缘部延伸出的延伸长度，只要是导体图案的宽度的1/44倍左右即可。如果形成环状的非磁性陶瓷层，则层叠部件的电感应大于形成覆盖线圈内侧区域整体的非磁性陶瓷层的情况。这里，也可以如缺口环(Landoltring)那样将环的局部切开。在本发明的第二实施方式中，上述非磁性陶瓷层为至少覆盖上述导体图案的内侧区域的板状。这时，优选地，上述非磁性陶瓷层至少与上述导体图案的内缘部沿层叠方向重叠。非磁性陶瓷层的外缘部可以位于比导体图案的外缘部靠内侧的位置，也可以位于靠外侧的位置。在任意一个实施方式中，非磁性陶瓷层无需形成在所有的磁性铁素体层上，只要至少形成在一个磁性铁素体层上即可。例如，也可以(a)在线圈的层叠方向中央部设置一个非磁性陶瓷层；(b)在线圈的层叠方向两端部设置一对非磁性陶瓷层；(c)在线圈的层叠方向中央部和两端部设置非磁性陶瓷层；(d)在每隔一个的导体图案之间设置非磁性陶瓷层；(e)在所有的导体图案之间设置非磁性陶瓷层。可以组合第一和第二实施方式的非磁性陶瓷层。即，可以至少在一个磁性铁素体层上形成环状非磁性陶瓷层，在其他至少一个磁性铁素体层上形成覆盖导体图案的内侧区域的板状的非磁性陶瓷层。由于非磁性陶瓷层与导体图案的线膨胀系数不同，所以需要考虑由非磁性陶瓷层的形成所致的应力分布的变化。经仔细研究的结果是，如果比导体图案的两缘部靠内侧形成非磁性陶瓷层，则应力集中于非磁性陶瓷层的缘部，应力缓和的效果降低。于是，通过导体图案的缘部与非磁性陶瓷层的缘部以充分分离的方式而使非磁性陶瓷层的两缘部比导体图案的两缘部沿面方向延伸出，从而可以防止应力集中，还可以防止磁性铁素体层发生裂纹。优选地，按照导体图案位于沿层叠方向相邻的非磁性陶瓷层的面方向大致中央部的方式，而通过非磁性陶瓷层对导体图案进行夹层(sandwich)。因此，如果非磁性陶瓷层达到层叠部件的外面，则由于磁性铁素体层和非磁性陶瓷层的界面的破裂或者分层可能会使镀液等浸入到内部，所以优选地，上述非磁性陶瓷层没有露出到外面。优选地，上述导体图案彼此的层叠方向的连接，经由填充于上述磁性铁素体层和上述非磁性陶瓷层的通路孔的导体而进行。通过使用具有与磁性铁素体接近的线膨胀系数的非磁性陶瓷层，使得作用于磁性铁素体的应力减小。关于线膨胀系数而言，Zr02为+9.011.0ppm/。C、ZrSiO4为+4.05.0ppm/。C、A1203为+7.08.0ppm/°C、3A12032Si02为+5.56,5ppm/°C。因此，优选地，上述非磁性陶瓷层由Zro"ZrSi04、A1203以及3A12032Si02中的任意一种形成。其中，优选地，使用与磁性铁素体反应而没有形成尖晶石型化合物的Zr02或者ZrSi04。进而，优选地，上述非磁性陶瓷由平均粒径0.53toi的ZrO2粉末形成。优选地，上述磁性铁素体层由以Fe、Ni以及Zn(可以用Cu取代一部分)为主成分的尖晶石型铁素体形成，优选地，尖晶石型铁素体作为副成分包含Bi。本发明的层叠部件可缓和内部电极所致的残留应力，并且抑制分层或破裂，并具有稳定的电感应、Q值等特性，优良的直流叠加特性。具有这种特征的本发明的层叠部件，可适用于具有磁隙的层叠型电感器、设置了可安装半导体元件的电极的电感器内置铁素体基板以及在铁素体基板上安装了半导体元件、电抗元件等组件等。图1是表示本发明一实施方式的层叠型电感器的外观的立体图。图2是图1的A-A'剖视图。图3是表示制造本发明一实施方式的层叠型电感器的第一复合层的工序的俯视图。图4是表示制造本发明一实施方式的层叠型电感器的第二复合层的工序的俯视图。图5是表示制造本发明一实施方式的层叠型电感器的第三复合层的工序的俯视图。图6是表示制造本发明一实施方式的层叠型电感器的第四复合层的工序的俯视图。图7是表示本发明一实施方式的层叠型电感器的制造工序的分解立体图。图8是表示本发明另一实施方式的层叠型电感器的内部构造的剖视图。图9是表示制造本发明另一实施方式的层叠型电感器的第一复合层的工序的俯视图。图10是表示制造本发明另一实施方式的层叠型电感器的第二复合层的工序的俯视图。图11是表示制造本发明另一实施方式的层叠型电感器的第三复合层的工序的俯视图。图12是表示制造本发明另一实施方式的层叠型电感器的第四复合层的工序的俯视图。图13是表示制造本发明另一实施方式的层叠型电感器的第五复合层的工序的俯视图。图14是表示制造本发明另一实施方式的层叠型电感器的第六复合层的工序的俯视图。图15是表示制造本发明另一实施方式的层叠型电感器的第七复合层的工序的俯视图。图16是表示制造本发明另一实施方式的层叠型电感器的第八复合层的工序的俯视图。图17是表示制造本发明另一实施方式的层叠型电感器的第九复合层的工序的俯视图。图18是表示本发明另一实施方式的层叠型电感器的制造工序的分解立体图。图19是表示本发明再一实施方式的层叠型电感器的内部构造的剖视图。图20是表示制造本发明再一实施方式的层叠型电感器的一个复合层的工序的俯视图。图21是表示本发明再一实施方式的层叠型电感器的内部构造的剖视图。图22是表示制造本发明再一实施方式的层叠型电感器的第一复合层的工序的俯视图。图23是表示制造本发明再一实施方式的层叠型电感器的第二复合层的工序的俯视图。图24是表示制造本发明再一实施方式的层叠型电感器的第三复合层的工序的俯视图。图25是表示制造本发明再一实施方式的层叠型电感器的第四复合层的工序的俯视图。图26是表示本发明再一实施方式的层叠型电感器中的非磁性陶瓷层与导体图案重合的局部剖视图。图27是表示本发明再一实施方式的层叠型电感器的内部构造的剖视图。图28是表示实施例1的层叠型电感器的内部构造的剖视图。图29是表示实施例2的层叠型电感器的内部构造的剖视图。图30是表示实施例3的层叠型电感器的内部构造的剖视图。图31是表示实施例4、5及7的层叠型电感器的内部构造的剖视图。图32是表示实施例6的层叠型电感器的内部构造的剖视图。图33是表示比较例1的层叠型电感器的内部构造的剖视图。图34是表示降压型DC-DC变换器的等效电路的图。图35是表示实施例5和比较例i的层叠型电感器的质量系数Q的度数分布的图表。具体实施例方式第一实施方式图l表示的是本发明第一实施方式的层叠型电感器的外观，图2是图1的A-A'剖视图，图3图7表示其制造工序。本实施方式的层叠型电感器具备埋设于铁素体层叠体内部的线圈，线圈的两端与将Ag等导电膏烧附于层叠体的表面而形成的外部电极5连接。如图2所示，非磁性陶瓷层ll、21、31、41与构成线圈的导体图案12、22、32、42相接。对外部电极用导电膏并没有特别限定，例如可以举出含有Pt、Pd、Au、Cll以及Ni中的一种以上的Ag合金等。磁性铁素体层由例如以Fe203、ZnO、NiO(可用Cu取代一部分)为主成分的铁素体组成物形成。主成分组成优选是4750.5摩尔％的Fe203、1930摩尔％的ZnO及余份的NiO(可用CuO取代15摩尔％以下)。铁素体组成物含有4750.5摩尔％(换算为Fe203)的Fe，这是为了不降低磁通率而获得高饱和磁通密度Bs。如果Fe小于47摩尔M,则无法获得所需的磁通率和饱和磁通密度。另外，如果Fe大于50.5摩尔％，则随着F^+的增加而使磁性铁素体层的电阻降低。铁素体组成物含有1930摩尔％(换算为ZnO)的Zn，这是为了获得高饱和磁通密度。如果Zn小于19摩尔％，则无法获得所需的磁通密度。另外，如果Zn大于30摩尔。/。，则居里温度低于实际使用范围。Ni是从主成分组成中除去F^03和ZnO的剩余的量，但是为了低温烧结，可以用15摩尔％以下(CuO换算)的Cu取代Ni的一部分。为了获得所需的磁通率和高饱和磁通密度，优选NiO/CuO的摩尔比为0.35.8。铁素体组成物作为副成分也可以含有从以下群中选择的至少一种，即0.011质量％(换算为Nb20s)的Nb氧化物；0.011.5质量％、特别是0.11质量％(换算为Ta205)的Ta氧化物；0.11.5质量％(换算为V205)的V氧化物；0.012质量％、特别是0.11.5质量％(换算为Ti02)的Ti氧化物；0.11.5质量％(换算为Bi203)的Bi氧化物；0.11.5质量％(Co304)的Co氧化物；0.11.5质量％(换算为Sn02)的Sn氧化物；0.11.5质量％(换算为CaO)的Ca氧化物以及0.11.5质量。/。(换算为Si02)的Si氧化物。如果含有0.011质量％(换算为Nb20s)的Nb，则可以控制结晶粒径。如果含有0.011.5质量％(换算为1^205)的Ta，则电阻率得以提高。如果含有0.11.5质量％(换算为V20"的V，则可以促进低温烧结。如果含有0.012质量％(换算为TiO)的Ti，则电阻率得以提高。如果含有0.11.5质量％(换算为Bi203)的Bi，则可以促进低温烧结，并且电阻率得以提高。如果含有0.11.5质量％(换算为0)304)的Co，则高频损失得以降低。如果含有0.11.5质量％(换算为Sn02)的Sn，则磁滞损耗得以降低。如果含有0.11.5质量％(换算为CaO)的Ca，则可以抑制晶粒生长。如果含有0.11.5质量％(换算为Si02)的Si，则可以抑制晶粒生长。如果副成分的含量过剩，则低温烧结性受到阻碍，使烧结密度降低或者机械强度(抗弯强度)降低。另外，如果过少的话，则无法获得足够的添加效果。副成分既可以单独添加，也可以两种以上组合添加。当复合添加时，优选其总量在5质量％以下。如果总量超过5质量％，烧结性有可能会受到阻碍。原料中包含的Na、S、Cl、P、W、B等不可避免的杂质尽可能少的话较佳，优选它们在原料中的含量在0.05质量％以下。铁素体组成物中的主成分和副成分的含量，通过荧光X线分析法和ICP发光分光分析法进行测定。预先用荧光X线分析鉴定含有的元素，利用与标准样品的比较的校准曲线法进行定量。混合并煅烧铁素体组成物用原料，之后粉碎。通过粉碎条件的调整和粉碎粉末的分级，可以获得BET比表面积520m2/g的铁素体粉末。这里，通过将Fe、Ni以及Zn的各氯化物的水溶液喷雾而粉末化后焙烧，也可以获得同样的铁素体。向铁素体粉末添加聚乙烯醇縮丁醛等有机粘合剂和乙醇、甲苯、二甲苯等溶媒，在球磨机中混炼而将其浆化。在调节粘度后，用刮片法等方法涂布在聚酯薄膜上，干燥后而形成磁性铁素体片。非磁性陶瓷层是由从氧化锆(Zr02)、锆石(ZrSi04)、氧化铝(A1203)以及模来石(3A12032Si02)的群中选择的至少一种非磁性陶瓷的粉末而形成。优选地，非磁性陶瓷粉末的BET比表面积为520m々g。如果BET比表面积小于5mVg，则难于形成厚度5nm以下的非磁性陶瓷层。另一方面，如果BET比表面积大于20m2/g，则膏的粘度过高，不仅难于涂布，而且在与磁性铁素体层的一体化烧结时过度稠密化，降低缓和内部应力的作用。优选地，非磁性陶瓷粉末为平均粒径0.53pm的ZrO2粉末。烧结后非磁性陶瓷层所含有的Cu、Zn以及Bi作为烧结促进剂而发挥作用，使得组织稠密化。Cu、Zn以及Bi也可以以氧化物状态添加到非磁性陶瓷粉末的膏中，也可以添加到磁性铁素体层，在烧结中使其向非磁性陶瓷层扩散。在Cu、Zn以及Bi中，Bi的非磁性陶瓷中的含量对磁性的影响比Cu和Zn小，容易控制向非磁性陶瓷层的扩散量。但是，如果Bi向非磁性陶瓷层的添加量过大，则可能会引起烧结异常。将乙基纤维素等有机粘合剂和溶媒掺合到各粉末中，使用三辊机进行混炼所得到的掺合物以制造非磁性陶瓷膏。混炼中也可以使用均质器、混砂机等。可以预先以氧化物的状态将促进稠密化的Zn、Cu以及Bi添加到非磁性陶瓷膏。另外，也可以烧成时使其向非磁性陶瓷层扩散。烧结后的非磁性陶瓷层所包含的Cu、Zn以及Bi，以非磁性陶瓷层整体为100质量％，则优选合计318质量％。如果Cu、Zn以及Bi的合计量小于3质量％，则非磁性陶瓷层的稠密化效果不充分。另外，如果超过18质量％，向磁性铁素体层的扩散显著，则过度促进铁素体的烧结，有可能会发生异常的晶粒生长。晶粒的异常生长引起铁心损耗增加等问题。因为Cu和Bi容易扩散，所以更优选合计12质量％以下。虽然将烧结后的非磁性陶瓷层，稠密化到用划线针(scriber)划其也不容易脱粒的程度，但是具有比磁性铁素体层多的空孔。因此，由线膨胀系数之差所产生的应力被非磁性陶瓷层所分散，可以将作用于磁性铁素体层的残留应力释放。非磁性陶瓷层原本在130(TC左右的高温下烧结而稠密化，但本发明中在约90(TC下烧结，所以稠密化不充分，内部具有空孔。因此，即便由于内部应力而使非磁性陶瓷层发生裂纹，也可利用空孔阻碍裂纹的发展而形成不连续的细微裂纹，裂纹在磁性铁素体层侧几乎不发展。如果不使非磁性陶瓷层露出于层叠型电感器的外面，则不会经由非磁性陶瓷层的空孔而使镀液或水分等渗入层叠部件内部。图3图7表示的是导体图案形成于磁性铁素体层的工序。在磁性铁素体层10上闺3的(a)]印刷闺3(b)]非磁性陶瓷层ll，干燥后，在其上表面印刷导电膏以形成导体图案12[图3(c)]。如果随着导体图案12的形成而产生超过30(im的较大台阶则压接不充分，有可能会产生分层，所以也可以按照覆盖导体图案12以外的部位的方式印刷与磁性铁素体片IO相同组成的磁性陶瓷膏，形成台阶消除用的磁性陶瓷层13[图3(d)]。这样，形成第一复合层[图7的(a)]。第二第四复合层[图7的(b)(d)]除了具有通路孔(图中黑圈表示)以外，其具有与第一复合层大致相同的基本构造。通路孔的形成是通过利用激光等在磁性铁素体片20、30、40上形成通孔27、37、47，并在与这些通孔对准的位置印刷具备通孔25、35、45的非磁性陶瓷层11而形成。通过在非磁性陶瓷层11的上表面印刷导电膏，从而形成导体图案12并且向通路孔填充导电膏。将形成了线圈用导体图案12、22、32、42和非磁性陶瓷层11、21、31、41的第一第四复合层层叠为使导体图案12、22、32、42形成为螺旋状线圈，进而将磁性体生片(greensheet)(虚拟层)50重叠并压接以形成层叠体。将层叠体切割成规定大小(例如，烧结后的尺寸为3.2mmX1.6mmX1.2mm)，在进行脱胶处理后，在空气中例如在卯(TC下进行烧成。为了防止Cu、Zn等以金属单体或以Qi20、Zii20等低电阻氧化物的状态从磁性铁素体层析出，优选地，烧成中至少使最高温度保持工序和冷却工序在空气或氧气过剩环境中进行。在烧成体的导体图案露出的面上涂布Ag类导电膏，例如在约60(TC下将其烧附于该面，从而形成外部电极，制作层叠型电感器。将本发明的层叠型电感器形成基板状，在其外面设置用于控制半导体集成电路部件的外部端子和安装用电极，在安装用电极上安装半导体集成电路部件并连接线圈，从而可以形成图34的等效电路那样的DC-DC变换器。通过这样的构造，使DC-DC变换器的特性稳定，另外，可以一定程度上降低半导体集成电路部件向电路基板安装的安装面积，并且可以减少设置于电路基板的连接线路，从而实现电子设备的小型化。第二实施方式图8表示的是第二实施方式的层叠型电感器的截面(相当于图1的A-A'截面)，图9图18表示其制造工序。因为第二实施方式的层叠型电感器具有与第一实施方式共通的构成部分，所以以下仅就不同的部分详细说明。在本发明层叠型电感器中，在构成线圈的导体图案112、132、152、172之间形成非磁性陶瓷层101、121、141、161、181。另外，导体图案112、132、152、172和非磁性陶瓷层101、121、141、161、181，形成在不同的磁性铁素体片100、110、120、130、140、150、160、170、180上。导体图案之间的连接是经由形成了非磁性陶瓷层的磁性铁素体片120、140、160和形成在形成导体图案的磁性铁素体片130、150、170上的通路孔127、137、147、157、167、177而进行连接的。在非磁性陶瓷层121、141、161上形成有通孔125、145、165。将形成了线圈用导体图案和非磁性陶瓷层的第一第九复合层[图18的(a)(i)]层叠为使导体图案形成螺旋状线圈，进而将磁性体生片(虚拟层)190进行重叠并压接，从而形成层叠体。由于磁性铁素体片具有大致相同的形状，所以能够以在非磁性陶瓷层的大致中央部形成导体图案的方式而高精度地形成非磁性陶瓷层。如果各磁性铁素体片的厚度为第一实施方式的一半，则可以形成与第一实施方式相同厚度的层叠型电感器。第三实施方式图19表示的是第三实施方式的层叠型电感器的截面(相当于图1的A-A，截面)，图20表示其制造工序。在本实施方式中，非磁性陶瓷层形成于覆盖线圈的区域的整体内(包括线圈的内侧区域)。由于非磁性陶瓷层作为分割线圈内侧区域的磁通的磁隙发挥作用，所以可以改善直流叠加特性，可以在高频下获得高电感。除此之外，本实施方式的层叠型电感器与第一实施方式没有不同。第四实施方式图21表示的是第四实施方式的层叠型电感器的截面(相当于图1的A-A'截面)，图22图25表示制造构成层叠型电感器的第一第四复合层的工序，图26表示非磁性陶瓷层与导体图案的重合。本实施方式中，非磁性陶瓷层形成于覆盖线圈的区域的整体内(包括线圈的内侧区域)。如图26所示，在磁性铁素体片IO、20、30、40上形成非磁性陶瓷层11、21、31、41和导体图案12、22、32、42，以便导体图案12、22、32、42的缘部与非磁性陶瓷层11、21、31、41的缘部重合。根据该层构造，可以将复合层减薄，可以使层叠型电感器低高度化。这时，由于非磁性陶瓷层也作为分割线圈内侧区域的磁通的磁隙发挥作用，所以可以改善直流叠加特性，可以在高频下获得高电感。在图示的例子中，是在非磁性陶瓷层ll、21、31、41之后形成导体图案12、22、32、42，但是也可与上述顺序相反。第五实施方式因为第四实施方式与其他实施方式相比应力缓和的效果不佳，所以在第五实施方式中，如图27所示，在非磁性陶瓷层的大致中央部以形成导体图案的方式形成非磁性陶瓷层220、221、222。非磁性陶瓷层220、221、222的形成与第二实施方式相同进行。根据这样的构造，不仅可以获得充分的应力缓和效果，而且可以改善直流叠加特性，迸而可以获得低高度的层叠型电感器。利用以下实施例进一步详细说明本发明，但本发明不限于这些。实施例17、比较例1:相对于由47.5摩尔。/。的Fe203、19.7摩尔％的NiO、8.8摩尔％的CuO以及24.0摩尔％的ZnO形成的主成分100质量％，则以1质量％的Bi203、0.08质量％的Co3O4、0.5质量％的Sn02以及0.5质量％的Si02为副成分而将它们湿式混和并干燥，之后，在850。C下煅烧2小时。用球磨机将煅烧体湿式粉碎20小时直至BET比表面积为7.0m2/g为止，从而制成铁素体组成物的煅烧粉末。将该煅烧粉末与聚乙烯醇縮丁醛以及乙醇一起放到球磨机中混炼而浆化，并调整粘度，之后，用刮片法等方法在聚酯薄膜(PET)上进行涂布并干燥，从而形成厚度15pm、30|im以及60jum的三种磁性铁素体片。作为非磁性陶瓷粉末，准备平均结晶粒径为0.4pm、0.5pm以及2.3(im的三种氧化锆(Zr02)粉末，将乙基纤维素、丁基卡必醇乙酸酯及乙醇混合到各粉末中，并用三辊机进行混炼，从而制成非磁性陶瓷膏。在磁性铁素体片上，按照表1所示的三种图案形成由非磁性陶瓷层和Ag类导电膏所形成的导体图案，制作图3图6和图9图17所示的磁性片。为了将导体图案的间隔设定为一定，而改变了磁性铁素体片的厚度。另外，根据磁性铁素体片的图案，将设置于线圈上下的虚拟层的厚度形成为15pm、3(Him以及6(Him，以使没有形成导体图案和非磁性陶瓷层的部分的厚度在全部样品中均相同。表1图案磁性铁素体片的厚度非磁性陶瓷层(1)导体图案关联图A15拜及30pm宽度250jam厚度20|um图IO的(b)、图12的(b)等B15,宽度300,細拜厚度lOpm—图9的(b)、图11的(b)等C30jiim宽度300pm/900pm厚度10nm宽度250|am厚度20pm图3的(c)、图4的(c)等注(1)关于宽度数值，左侧表示窄幅部的宽度，右侧表示宽幅部的宽度。将所得到的复合层层叠并压接，并将所得到的各层叠体按照烧结后的尺寸为3.2mmxl.6mmxl.2mm的方式切断。在60(TC下进行脱胶处理，之后，在空气中在90(TC下烧成3小时。在所得到的各烧成体的导体图案露出的面上进行涂布Ag类导电膏，并在约600。C下将其烧附于上述面，从而形成外部电极。这样，分别制造1000个内置7.5匝的线圈，并具有图28图32所示的内部构造的实施例17的层叠型电感器的样品、以及具有图33所示的内部构造的比较例1的层叠型电感器的样品。从实施例17和比较例1的IOOO个层叠型电感器的样品中任意各选取100个，使用惠普(匕二一P:yK'八。:y力一K)公司制造的阻抗分析器HP4192A，测定阻抗和质量系数Q。进而，从100个样品中任意选取IO个样品，制作成图34表示的降压型DC-DC变换器，来评价变换效率。表2和表35中示出其结果。图35表示的是实施例5和比较例1的质量系数Q的分布。将特性评价后的样品埋入树脂，使用SEM(扫描型电子显微镜)观察利用研磨而露出的截面，并且利用映射观察Cu、Zn以及Bi。表2<table>tableseeoriginaldocumentpage16</column></row><table>表2(续)<table>tableseeoriginaldocumentpage16</column></row><table>在比较例1中，10个中的9个样品，在导体图案之间的磁性铁素体层上发生了与导体图案大致平行延伸的裂纹。裂纹的发生部位主要是磁性铁素体层的厚度方向大致中间。另一方面，在实施例16的样品中，虽然在非磁性陶瓷层发生了细微的裂纹，但是在磁性铁素体层没有发生裂纹。其结果是，能够使电感和Q值的波动小于比较例1。实施例7的样品10个中的2个，除了非磁性陶瓷层之外还在其缘部极其附近的磁性铁素体层上也发生了细微的裂纹。但是，裂纹为在实际使用中不存在问题的程度，而且，电感和Q值的波动小于比较例1。根据映射观察图像可确认在非磁性陶瓷层中包含从磁性铁素体层扩散出来的Cu、Zn以及Bi。非磁性陶瓷层的组成为83.0质量。/。的Zr、11.5质量。/。的Cu、1.5质量。/o的Zn以及4.0质量Q/o的Bi。另外选取实施例5的IOO个样品而进行热震(heatshock)试验，该热震试验是将样品浸渍于加热至40(TC的共晶软焊料中3秒钟，并且测定浸渍前后的电感和Q值。其结果是，可知浸渍前后的电感和Q值的波动没有实质上的差异。从试验后的样品中任意选取10个，使用SEM进行截面观察，在磁性铁素体层没有发生裂纹。权利要求1、一种层叠部件，其具备多个磁性铁素体层；以沿层叠方向连接而形成线圈的方式在各磁性铁素体层上形成的导体图案；以与所述导体图案沿层叠方向重叠的方式在至少一层的磁性铁素体层上形成的非磁性陶瓷层，其特征在于，所述非磁性陶瓷层以烧结温度比所述磁性铁素体高的非磁性陶瓷为主成分，还包含氧化物状态下的Cu、Zn以及Bi中的一种或两种以上。2、如权利要求1所述的层叠部件，其特征在于，所述非磁性陶瓷层呈环状，且其至少一方的缘部比所述导体图案的对应的缘部向所述磁性铁素体层的面方向延伸出。3、如权利要求1所述的层叠部件，其特征在于，所述非磁性陶瓷层为至少覆盖所述导体图案的内侧区域的板状。4、如权利要求3所述的层叠部件，其特征在于，所述非磁性陶瓷层至少与所述导体图案的内缘部沿层叠方向重叠。5、如权利要求14中任一项所述的层叠部件，其特征在于，所述导体图案被沿层叠方向相邻的非磁性陶瓷层完全夹层。6、如权利要求15中任一项所述的层叠部件，其特征在于，所述非磁性陶瓷层没有露出到外面。7、如权利要求16中任一项所述的层叠部件，其特征在于，所述导体图案彼此的层叠方向的连接是经由填充于所述磁性铁素体层和所述非磁性陶瓷层的通路孔中的导体而进行的。8、如权利要求17中任一项所述的层叠部件，其特征在于，所述非磁性陶瓷层由Zr02、ZrSi04、A1203以及3A12032Si02中任一种形成。9、如权利要求18中任一项所述的层叠部件，其特征在于，所述磁性铁素体是以Fe、Ni以及Zn(可以用Cu取代一部分)为主成分的尖晶石型铁素体。10、如权利要求9所述的层叠部件，其特征在于，所述尖晶石型铁素体作为副成分包含Bi。全文摘要本发明提供一种层叠部件，其具备多个磁性铁素体层；以沿层叠方向连接而形成线圈的方式在各磁性铁素体层上形成的导体图案；以与导体图案沿层叠方向重叠的方式在至少一层的磁性铁素体层上形成的非磁性陶瓷层，其中，非磁性陶瓷层以烧结温度比磁性铁素体高的非磁性陶瓷为主成分，还包含氧化物状态下的Cu、Zn以及Bi中的一种或两种以上。文档编号H01F17/00GK101529535SQ20078002543公开日2009年9月9日申请日期2007年7月5日优先权日2006年7月5日发明者梅野彻,橘武司,片山靖久申请人:日立金属株式会社