专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件以及一种用于制造该器件的方法， 更具体地，涉及一种双端口 (dual port)静态随机存取存储器 (SRAM)的布局结构以及用于形成该结构的方法。
背景技术：
可能存在一种对高集成和大容量的半导体器件的需求。具有稳 定且平稳的操作的更快的半导体器件可能也是很重要的。 一些技 术，诸如微型机械技术(micro-machined technology )、微型器件才支 术和电3各i殳"H"才支术(circuit design technology )可以乂人这才羊的半导体 中受益，以便可以提高诸如动态随机存取存储器(DRAM)或静态 随机存取存储器(SRAM)的半导体存储单元技术。例如，在静态 随机存取存储器(SRAM )的领域中，双端口 SRAM可以是有益的， 其中，相比于单端口 SRAM，该双端口 SRAM可以更快地才丸行读 写操作。单端口 SRAM可以包括一个单位存储单元，该单位存储单 元可以包括六个晶体管。其可以使用两个负载晶体管(load transistor )、 两个马区动曰曰曰体管和两个有源、晶体管(active transistor )， 它们可以顺序地执行读写操作。双端口 SRAM可以增加两个有源晶体管至单端口 SRAM，且可以在双才莫式(dual mode)下扭J亍读写梯: 作。因此，其可以被用于超高速存储器件。
图1是示出了只又端口 SRAM中的第三线、第三通孔(via)以 及第四线的附图。图2是示出了双端口 SRAM的单位单元区中的第 三线和第三通孔的附图。图3是示出了乂又端口 SRAM的第三通孔和 第四线的附图。
参照图1至图3， SRAM可以包4舌多个单位存4诸单元1。每个 单位存储单元1可以具有形成在有源区中的晶体管。可以在晶体管 上和/或上方顺序地形成绝乡彖层、通孔和线。图1至图3示出了第三 线31和第三通孔41，该第三通孔41可以电连4妄至第三线31且可 以在第三线31的上侧上和/或上方形成。可以在第三通孔41的上侧 上和/或上方形成第四线51,其中该第四线51可以电连4姿至第三通 孔41。
图3示出了第三通3L 41和第四线51，其中该第四线51可以形 成在第三通孔41的上侧上和/或上方。部分第四线51可以突出，其 中可以在该部分第四线51中形成第三通3L41。在单元区10外部的 线区32的宽度Wl可以形成达到大约0.28|am。在单元区10外部的 线区32与单元区10内部的第三线31之间的间隔W2可以形成达 到大约0.32 (am。 乂人而，4立线(bit line ) 61和^f立线62可以在;f皮jt匕相 向的方向上突出，其中位线61和位线62可以布置在单位存储单元 1中的单元区IO的上侧。因为在相互突出的部分处的4立线61和^f立 线62之间的间隔可能很狭窄，所以可能存在问题，其中该问题指 的是，当沉积铜并实施CMP工艺以形成第四线51时位线61和位 线62可能相互电连4妄。因此，双端口 SRAM可能短^各和/或该双端 口 SRAM可能不工作。这样可能减小SRAM的产品产量(production yield )。
发明内容
本发明实施例涉及一种半导体器件以及制造半导体器件的方
法。本发明实施例涉及一种双端口静态随机存取存储器(SRAM) 的布局结构及其形成方法。
本发明实施例涉及一种双端口 SRAM的布局结构以及用于形 成该结构的方法，该只又端口 SRAM的布局结构及其形成方法可以防 止出J见问题，其中该问题指的是可以布置在乂又端口 SRAM的单元区 中的位线可能相互形成电连接。
才艮才居本发明实施例，在乂又端口 SRAM的布局结构中多个线和通 孔可以电连4妄，该双端口 SRAM的布局结构可以包括下列中的至少 一个在存储单元的单元区中电连接的第一线；可以在第一线的上 侧上和/或上方顺序堆叠的第一通孔、第二线、第二通孔、第三线、 第三通孔以及第四线，这里，在单元区的上侧上和/或上方布置的第 四线可以以直线的形式相互平4于i也形成。
才艮才居本发明实施例，在乂又端口 SRAM的布局结构中多个线和通 孔可以电连4妄， 一种用于制造该双端口 SRAM的布局结构的方法可 以包括下列中的至少 一个在存储单元的单元区中形成可以相互电 连"l妄的第一线；形成可以在第一线的上侧上和/或上方顺序堆叠的第 一通孔、第二线、第二通孔、第三线、第三通孔以及第四线，这里， 在单元区的上侧上和/或上方布置的第四线可以以直线的形式相互 平4亍i也形成。
图1是示出了双端口 SRAM的第三线、第三通孔以及第四线的附图。图2是示出了双端口 SRAM的单4立单元区中的第三线和第三通 孑L的附图。
图3是示出了双端口 SRAM的第三通孔和第四线的附图。
实例图4是示出了才艮据本发明实施例的双端口 SRAM的第三 线、第三通3L以及第四线的附图。
实例图5是示出了才艮据本发明实施例的双端口 SRAM的单位单 元区中的第三线和第三通孔的附图。
实例图6是示出了才艮据本发明实施例的双端口 SRAM的第三通 孔和第四线的附图。
具体实施例方式
实例图4是示出了根据本发明实施例的双端口 SRAM的第三 线、第三通孔以及第四线的附图。实例图5是示出了根据本发明实 施例的双端口 SRAM的单位单元区中的第三线和第三通孔的附图。 实例图6是示出了根据本发明实施例的双端口 SRAM的第三通孔和 第四线的附图。
参照实例图4至图6， SRAM可以包括多个单位存储单元101。 每个单位存储单元101可以具有形成在有源区中的晶体管。可以在 晶体管上和/或上方顺序地形成绝纟彖层、通孔和线。可以按第一线、 第一通孔、第二线、第二通孔、第三线131、第三通孔141和第四 线151的堆叠顺序来形成通孔和线。
根据本发明实施例，可以改进第三线131、第三通孔141以及 第四线151的结构。第三线131可以电连"l妄至第二通孔。可以在第 三线131的上侧上和/或上方形成第三通孔141。可以在第三通道141上侧上和/或上方形成第四线151。为了防止部分第四线151突出， 可以扩大间隔W2。间隔W2可以在第三线131和第三线区132之 间并直至第三线区132，其中间隔W2可以^立于单元区110的内部， 而第三线区132可以4立于单元区110的外部。可以减小第三线区132 的宽度Wl，而增加第三线区132与第三线131之间的间隔W2。 可以减小第四线151的宽度，而增加第四线151之间的间隔。
可以调整第三通孔141的^f立置，其中该第三通3L 141可以连4妾 在第四线151和第三线131之间。这样可以〗吏以直线的形式形成第 四线151成为可能。可以布置在单元区110外部的第三线区132的 宽度W1可以形成达到大约0.19pm到0.21^m。第三线区132与第 三线131之间的间隔W2可以形成达到大约0.31|im到0.33pm，其 中第三线131可以布置在单元区110的内部。可以减小第三线区132 的宽度Wl，而增加第三线区132与第三线131之间的间隔W2。 才艮据本发明实施例，不4又可以移动第三通孔141，而且还可以以直 线的形式形成第四线151，其中第三通孔141可以置于第三线 的上侧上和/或上方，而第四线151可以置于第三通3L 141的上侧上 和/或上方。置于单4立存々者单元101的单元区110的上侧上和/或上 方的位线161和位线162中的任何一个可以是位线，而另一个可以 是互4卜^f立线(complementary bit line )。与对目关的才支术不同，4立线161 和位线162可以以基本上成直线的形式形成。包括位线161和位线 162的第四线151的宽度可以形成达到大约0.19fmi到0.21[im。才艮 据本发明实施例，第四线151之间的间隔可以形成达到大约0.31|am 到0.33(am。
参照附图将描述形成才艮据本发明实施例的双端口 SRAM的布 局结构的方法。4艮据本发明实施例，用于形成才艮据本发明实施例的 乂又端口 SRAM的布局结构的方法可以形成如实例图4至图6中所示出的只又端口 SRAM的布局结构，在该乂又端口 SRAM的布局结构中 多个线和通孔可以电连4妄。
根据本发明实施例，可以形成第一线，该第一线可以电连接至 存4诸单元101的单元区。可以在第一线的上侧上和/或上方形成第一 通孑L，可以在第一通3L的上侧上和/或上方形成第二线。可以在第二 线的上侧上和/或上方形成第二通孔。可以在第二通孔的上侧上和/ 或上方形成第三线131。可以在第三线131上和/或上方形成第三通 孑L 141。可以在第三通孔141的上侧上和/或上方形成第四线151。 才艮据本发明实施例，第一通孔、第二线、第二通孔、第三线131、 第三通孔141以及第四线151可以顺序堆叠在第一线的上侧上和/ 或上方。
参照实例图6，可以在单元区110的上侧上和/或上方布置至少 两个第四线151，且该至少两个第四线151可以以基本上成直线的 形式相互平4于:l也形成。这可以通过一夸第三线131与第三线区132之 间的间隔W2扩大至第三线区132来实现，其中该第三线131可以 布置在单元区110的内部，而第三线区132布置在单元区110的外 部。4艮据本发明实施例，第四线151可以形成具有大约0.19(am到 0.21(am的宽度。根据本发明实施例，可以以大约0.31pm到0.33|am 的间隔来形成相互隔开的第四线151。第四线151也可以形成作为 位线和互补位线。根据本发明实施例，形成第四线时，在沉积铜和 实施CMP工艺期间，可以不发生位线61和位线62可能相互电连 4妄的问题。
只又端口 SRAM的布局结构以及用于形成该结构的方法可以防 止出现问题，该问题指的是置于双端口 SRAM的单元区中的位线可 能相互形成电连接。根据本发明实施例，可以通过减少双端口 SRAM短路的发生来增力。SRAM产品产量。根据本发明实施例， 可以解决乂又端口 SRAM不工4乍的问题。尽管本文中描述了多个实施例，^f旦是应该理解，本4页i或才支术人 员可以想到多种其他修改和实施例，他们都将落入本公开的原则的 精神和范围内。更特别地，在本^>开、附图、以及所附权利要求的
种》务改和改变。除了组成部分和/或4非列方面的Y奮改和改变以外，可 选的使用对本领域技术人员来说也是显而易见的。
权利要求
1. 一种器件，包括多个第一线，电连接在存储单元的单元区中；以及第一通孔、第二线、第二通孔、第三线、第三通孔以及至少两个第四线，顺序地堆叠在所述多个第一线中的至少一个上方，其中，所述至少两个第四线形成在所述单元区的上部，并且所述至少两个第四线以基本上成直线的形式形成且相互平行。
2. 根据权利要求1所述的器件，其中，第三线区与置于所述单元 区内部的所述第三线之间的间隔延伸至所述单元区外部的位置。
3. 才艮据权利要求2所述的器件，其中，所述第三线与所述单元区 外部的所述第三线区之间的间隔在大约0.31nm到0.33|am之 间的范围内。
4.根据权利要求3所述的器件，其中，所述单元区外部的所述第 三线区的宽度在大约0.19^im到0.21(im之间的范围内。
5. 根据权利要求1所述的器件，其中，所述至少两个第四线中的 每个的宽度在大约0.19pm到0.21(im之间的范围内。
6. 根据权利要求5所述的器件，其中，所述至少两个第四线中的 每个之间的间隔在大约0.31|am到0.33pm之间的范围内。
7. 根据权利要求1所述的器件，其中，所述至少两个第四线中的 每个之间的间隔在大约0.31 到0.33pm之间的范围内。
8. 根据权利要求1所述的器件，其中，所述至少两个第四线包括 4立线和互补4立线。
9. 根据权利要求1所述的器件，其中，所述至少两个第四线中的 每个被形成基本上没有突出。
10. —种器件，包括至少两个第一线，形成于存储单元的单元区上方；以及至少两个第一通孔和至少两个第二线，形成于所述至少 两个第一线上方，其中，所述至少两个第二线中的每个形成在所述至少两 个第一通孔中相应的一个上方，以及其中，所述至少两个第二 线中的每个具有大约0.19pm到0.21^im的宽度，以及其中， 所述至少两个第二线中的每个之间的间隔是大约0.31fim到 0.33,。
11. 根据权利要求10所述的器件，其中，所述至少两个第二线中的每个包4舌位线和互补位线中的一个，并且所述至少两个第二 线中的每个以基本上成直线的形式形成，所述至少两个第二线 中的每个基本上没有突出且基本上相互平行。
12. —种方法，包4舌在存储单元的单元区中形成相互电连接的多个第 一线； 以及然后形成顺序堆叠在所述多个第一线中的至少一个的上部上 方的第一通孔、第二线、第二通孔、第三线、第三通孔和至少 两个第四线，其中，所述至少两个第四线形成在单元区的上侧上方， 且以基本上成直线的形式相互平^f于;l也形成。
13. 根据权利要求12所述的方法，其中，第三线区与形成于所述 单元区内部的所述第三线之间的间隔延伸至所述单元区外部 的位置。
14. 才艮据;K利要求13所述的方法，其中，所述第三线与所述单元 区外部的所述第三线区之间的间隔在大约0.31fim到0.33pm 之间的范围内。
15. 根据权利要求14所述的方法，其中所述单元区外部的所述第 三线区的宽度在大约0.19pm到0.21jam之间的范围内。
16. 才艮据4又利要求12所述的方法，其中，所述至少两个第四线中 的每个形成达到大约0.19pm到0.21(im之间范围内的宽度。
17. 根据权利要求16所述的方法，其中，形成所述至少两个第四 线中的每个以在所述至少两个第四线中的每个之间具有在大 约0.31 (am到0.33fam之间的范围内的间隔。
18. 才艮据4又利要求12所述的方法，其中，所述至少两个第四线中 的每个之间的间隔形成在大约0.31|am到0.33pm之间的范围内。
19. 才艮据片又利要求12所述的方法，其中，所述至少两个第四线分 别包括位线和互补位线。
20.才艮据^又利要求12所述的方法，其中，形成所述至少两个第四 线中的每个以使其基本上没有突出。
全文摘要
本发明实施例涉及一种半导体器件及其制造方法。根据本发明实施例，其中多个线和通孔电连接的结构可以包括可以与存储单元的单元区电连接的第一线，以及在第一线的上侧上和/或上方的第一通孔、第二线、第二通孔、第三线、第三通孔以及第四线。根据本发明实施例，布置在单元区的上侧上的第四线可以以基本上成直线的形式相互平行地形成。根据本发明实施例，可以形成且布置第四线以防止置于双端口SRAM的单元区中的位线相互形成电连接。
文档编号H01L27/11GK101447488SQ20081017847
公开日2009年6月3日 申请日期2008年12月1日 优先权日2007年12月1日
发明者金廷奎 申请人:东部高科股份有限公司