专利名称：一种工具以及使用了该工具的电子元件镀膜方法
技术领域：
本发明涉及一种工具与一种电子元件的镀膜方法，尤其涉及一种可避免电子元件于后续焊接时因爬锡而造成短路的工具与利用该工具的镀膜方法。
背景技术：
在电路设计中，举凡导线、电路板以及各式大小电子元件都会产生电磁波，而这些不同元件所产生的电磁波有可能会对整体电路效能产生影响，这种现象我们称为电磁干扰(Electro Magnetic Interference, EMI),以目前的技术来看,对于电磁干扰并没有根本的解决办法，但是优良的电路设计以及布线设计可以将电磁干扰的问题降到最小。而现有的技术当中，为了隔绝各电子元件之间的电磁干扰，最常使用的方法为利用金属壳将欲保护的电子元件框住，以形成一个导体屏蔽来阻绝电磁波，进而降低电磁干扰对电路的危害。但随着科技的快速发展，电子元件快速小型化、高频化且分布密度越来越高，例如现阶段的移动通讯产品，已经朝向将WiFi、BT与GPS等等无线模块整合至单一模块内的方向发展，也因此电磁干扰的问题就显得更加棘手。因此，现有技术发展出对电子元件的表面镀上一层导电涂层来阻绝电磁波的技术，请参见图I与图2，图I为电子元件设置于平板工具的示意图，图2为对电子元件镀上导电涂层后的示意图。要通过镀膜的方式阻绝电磁波，一般而言，电子元件100的基材11内部或上表面必须具有接地区111，此接地区111可以是电路图案或者是接地层，并且必须外露于电子元件100的侧边，此外，通常基材11之上会设置有芯片12，以及包覆该芯片12的封胶体13 ;—开始，必须将电子元件100放置于呈一平面的平板工具200之上，紧接着朝电子元件100进行镀膜程序Cl，以于电子元件100的上表面与侧边形成导电涂层14，由于导电涂层14会与外露于电子元件100侧边的接地区111电性连结，因此就能够在使用时为电子元件100阻绝电池波。请参阅图3，3图3为电子元件焊接于电路板的示意图。由于导电涂层14会形成于电子元件100的整个侧边，因此，当电子元件100焊接于电路板300的电路图案31时，很容易就会因为焊锡32的爬锡现象，使得电路图案31与导电涂层14电性耦接而产生短路。
发明内容
本发明所欲解决的技术问题与目的缘此，本发明的主要目的在于提供一种可避免电子元件于后续焊接时因爬锡而造成短路的工具，以及利用该工具的镀膜方法，该工具与镀膜方法可避免电子元件的侧边底部于镀膜程序时形成导电涂层。本发明解决问题的技术手段一种工具，用以承载至少一电子元件以进行至少一导电镀膜程序，该电子元件具有一元件高度，该工具包含工具本体与容置槽；工具本体具有一承载面；容置槽凹设于该承载面，具有至少一侧壁面，该容置槽的深度小于该元件高度，且该侧壁面所围绕的形状与该电子元件的至少一元件侧面的外型相同。 于本发明的一较佳实施例中，该承载面与该容置槽涂布有一绝缘漆。于本发明的一较佳实施例中，该容置槽的该侧壁面还具有一夹持元件，以夹持该电子元件的元件侧面。本发明还揭露一种电子元件的镀膜方法，用以对至少一电子元件进行镀膜，该电子元件具有一元件高度，该镀膜 方法包含以下步骤提供一工具，该工具的一承载面凹设有至少一与该电子元件的至少一元件侧面的外型相同的容置槽，且该容置槽的深度小于该元件高度；将至少一电子元件放置于该容置槽中，使该容置槽的至少一侧壁面靠合于该元件侧面；朝该电子元件进行至少一导电镀膜程序，以于该电子元件的一顶面与部分的该元件侧面形成一导电涂层。于本发明的一较佳实施例中，该电子元件的元件侧面具有至少一接地区，且该接地区位于该元件侧面的底端往上至少该容置槽的深度处。于本发明的一较佳实施例中，该容置槽的该侧壁面还具有一夹持元件，以于该电子元件放置于该容置槽后，夹持该电子元件的元件侧面。于本发明的一较佳实施例中，该工具的表层涂布有一绝缘漆。于本发明的一较佳实施例中，该导电镀膜程序包含涂抹、压合、电镀、溅镀与气相沉积的至少之一。于本发明的一较佳实施例中，该导电涂层由铜、镍、金与铝的至少之一所组成。于本发明的一较佳实施例中，该镀膜方法于该导电涂层形成后，还包含一步骤朝该电子元件进行至少一绝缘镀膜程序，以于该导电涂层外形成一绝缘涂层；更进一步，该绝缘涂层包含烤漆、不锈钢、防镀层与陶瓷的至少之一。本发明对照现有技术的功效相较于现有的电子元件镀膜方法，本发明的工具由于具有可贴合该元件侧面底部的容置槽，因此配合本发明的镀膜方法时，可以避免于元件侧面底部形成导电涂层，也即当电子元件焊接于电路板时，不会因爬锡使电路板的电路图案与导电涂层电性耦接而造成短路。以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
图I为电子元件设置于平板工具的示意图；图2为对电子元件镀上导电涂层后的示意图；图3为电子元件焊接于电路板的示意图；图4为电子元件的示意图；图5为本发明工具的示意图；图6为电子元件放置于容置槽的示意图；图7为于电子兀件表面形成导电涂层的不意图；图8为于电子元件表面形成绝缘涂层的示意图；图9为经镀膜后的电子元件焊接于电路板的示意图；以及
图10为本发明的镀膜方法流程图。其中，附图标记电子元件100基材11接地区111芯片12封胶体13导电涂层14平板工具200电路板300电路图案31焊锡32镀膜程序Cl电子元件400基材41接地区411芯片42封胶单元43元件侧面44导电涂层45绝缘涂层46元件高度h工具500工具本体51承载面511容置槽52侧壁面521绝缘漆53深度d导电镀膜程序C2绝缘镀膜程序C3电路板600电路图案61焊锡6具体实施例方式本发明关于一种工具与一种电子元件的镀膜方法，尤指一种可避免电子元件于后续焊接时因爬锡而造成短路的工具与利用该工具的镀膜方法。以下兹列举一较佳实施例以说明本发明，然本领域技术人员皆知此仅为一举例，而并非用以限定发明本身。有关此较佳实施例的内容详述如下。请参阅图4与图5,图4为电子元件的示意图，图5为本发明工具的示意图。本发明的工具500是用以承载至少一电子元 件400以进行至少一导电镀膜程序，该电子元件400具有一元件高度h，该工具500是包含工具本体51与容置槽52 ；于本实施例中，仅以一简单的电子元件结构作为示范，电子元件400可以具有基材41、芯片42与封胶单元43，基材41可以于内部埋设接地区411，当然接地区411也可设置于基材41的上表面，只要该接地区411外露于电子元件400的元件侧面44即可；芯片42则设置于基材41之上，并以封胶单元43包覆。工具本体51是具有一承载面511 ;容置槽52是凹设于该承载面511，具有至少一侧壁面521，该容置槽52的深度d是小于该元件高度h，且该侧壁面521所围绕的形状是与该电子元件400的至少一元件侧面44的外型相同。于本发明的一较佳实施例中，该承载面511与该容置槽52是涂布有一绝缘漆53，当然工具本体51的侧面或底面也可涂布绝缘漆53，但不影响本工具500的功能。于本发明的一较佳实施例中，该容置槽52的该侧壁面521还可以具有一夹持元件(图未示)，以夹持该电子元件400的元件侧面44，该夹持元件的实施方式可以有很多种态样，例如以片状的夹持面配合弹簧以夹持该电子元件400，或者以旋钮移动片状夹持面来夹持该电子元件400，只要能够使贴合电子元件400的元件侧面44即可。请同时参阅图6、图7、图8、图9与图10，图6为电子元件放置于容置槽的示意图，图7为于电子元件表面形成导电涂层的示意图，图8为于电子元件表面形成绝缘涂层的示意图，图9为经镀膜后的电子元件焊接于电路板的示意图，图10为本发明的镀防方法流程图。本发明的镀膜方法是用以对至少一电子元件400进行镀膜，该电子元件400是具有一元件高度h，该镀膜方法包含以下步骤SlOl :提供一工具500，该工具500的一承载面511凹设有至少一与该电子元件400的至少一元件侧面44的外型相同的容置槽52，且该容置槽52的深度d小于该元件高度h。S103 :将至少一电子元件400放置于该容置槽52中，使该容置槽52的至少一侧壁面521靠合于该元件侧面44。S105 :朝该电子元件400进行至少一导电镀膜程序C2，以于该电子元件400的顶面与外露于容置槽52外的该元件侧面44形成一导电涂层45。于本发明的一较佳实施例中，该电子元件400的元件侧面44具有至少一接地区411，且该接地区411位于该元件侧面44的底端往上至少该容置槽52的深度d处，因此于进行导电镀膜程序C2时，导电涂层45即可与接地区411电性连结。此外，如同前面所述，该容置槽52的该侧壁面521还可以具有一夹持元件，以于该电子元件400放置于该容置槽52后,夹持该电子元件400的元件侧面44 ;还进一步,该工具500的表层涂布有一绝缘漆53，以避免于导电镀膜程序C2因同时受到镀膜而逐渐影响到批次镀膜时的精度。于本发明的一较佳实施例中，上述的导电镀膜程序C2可以包含涂抹、压合、电镀、溅镀、气相沉积或其它可以于电子元件400表面形成导电镀膜的方法；此外该导电涂层可以是由铜、镍、金、铝或其它导体所组成。
于本发明的一较佳实施例中，该镀膜方法于步骤S105之后，还可以包含S107 :朝该电子元件400进行至少一绝缘镀膜程序C3，以于该导电涂层45外形成一绝缘涂层46，以进一步防止导电涂层45被碰触的机会，同时也可使电子元件400的外型还为美观；还进一步，该绝缘涂层46可以是烤漆、不锈钢、防镀层、陶瓷或其它绝缘材料；举例而言，若要进行绝缘镀膜程序C3，则前述步骤S105中可以进行两次的导电镀膜程序C2，第一次先镀上铜涂层以作为阻绝电磁波的主要涂层，紧接着再镀上镍涂层，以让后续进行绝缘镀膜程序C3时，能够顺利的使绝缘涂层46附着于导电涂层45之外。于上述步骤实施完毕后，即可将经过镀膜后的电子元件400自工具500取出，当电子元件400要焊接于电路板600的电路图案61时，即使焊锡62产生了爬锡现象，也难以接触到导电涂层45。
综合以上所述，相较于现有的电子元件镀膜方法，本发明的工具500由于具有可贴合该元件侧面44底部的容置槽52，因此配合本发明的镀膜方法时，可以避免于元件侧面44底部形成导电涂层45，也即当电子元件400焊接于电路板600时，不会因爬锡使电路板600的电路图案61与导电涂层45电性耦接而造成短路。当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种工具，用以承载至少一电子元件以进行至少一导电镀膜程序，该电子元件具有一元件高度，其特征在于，该工具包含 一工具本体,具有一承载面；以及 一容置槽，凹设于该承载面，具有至少一侧壁面，该容置槽的深度小于该元件高度，且该侧壁面所围绕的形状与该电子元件的至少一元件侧面的外型相同。
2.根据权利要求I所述的工具，其特征 在于，该承载面与该容置槽涂布有一绝缘漆。
3.根据权利要求I所述的工具，其特征在于，该容置槽的该侧壁面还具有一夹持元件，以夹持该电子元件的元件侧面。
4.一种电子元件的镀膜方法，用以对至少一电子元件进行镀膜，该电子元件具有一元件高度，其特征在于，该镀膜方法包含以下步骤 提供一工具，该工具的一承载面凹设有至少一与该电子元件的至少一元件侧面的外型相同的容置槽，且该容置槽的深度小于该元件高度； 将至少一电子元件放置于该容置槽中，使该容置槽的至少一侧壁面靠合于该元件侧面；以及 朝该电子元件进行至少一导电镀膜程序，以于该电子元件的一顶面与部分的该元件侧面形成一导电涂层。
5.根据权利要求4所述的电子元件的镀膜方法，其特征在于，该电子元件的元件侧面具有至少一接地区，且该接地区位于该元件侧面的底端往上至少该容置槽的深度处。
6.根据权利要求4所述的电子元件的镀膜方法，其特征在于，该容置槽的该侧壁面还具有一夹持元件，以于该电子元件放置于该容置槽后，夹持该电子元件的元件侧面。
7.根据权利要求4所述的电子元件的镀膜方法，其特征在于，该工具的表层涂布有一绝缘漆。
8.根据权利要求4所述的电子元件的镀膜方法，其特征在于，该导电镀膜程序包含涂抹、压合、电镀、溅镀与气相沉积的至少之一。
9.根据权利要求4所述的电子元件的镀膜方法，其特征在于，该导电涂层由铜、镍、金与铝的至少之一所组成。
10.根据权利要求4所述的电子元件的镀膜方法，其特征在于，于该导电涂层形成后，还包含一步骤朝该电子元件进行至少一绝缘镀膜程序，以于该导电涂层外形成一绝缘涂层。
11.根据权利要求10所述的电子元件的镀膜方法，其特征在于，该绝缘涂层包含烤漆、不锈钢、防镀层与陶瓷的至少之一。
全文摘要
一种工具以及使用了该工具的电子元件镀膜方法，电子元件的镀膜方法用以对至少一电子元件进行镀膜，该电子元件具有一元件高度，该镀膜方法包含以下步骤提供一工具，该工具的一承载面凹设有至少一与该电子元件的至少一元件侧面的外型相同的容置槽，且该容置槽的深度小于该元件高度；将至少一电子元件放置于该容置槽中，使该容置槽的至少一侧壁面靠合于该元件侧面；朝该电子元件进行至少一导电镀膜程序，以于该电子元件的一顶面与部分的该元件侧面形成一导电涂层；此外，本发明还同时揭露该工具的结构。
文档编号H01L21/36GK102738052SQ20111009412
公开日2012年10月17日 申请日期2011年4月13日 优先权日2011年4月13日
发明者庄行禹, 许佳荣 申请人:群登科技股份有限公司