专利名称：具有可插板基片的连接器组件和插头连接器的制作方法
技术领域：
本发明涉及一种电连接器组件，其配置为减少串扰和/或减少回损。
背景技术：
在电子行业，特别是电信行业，正逐渐趋向于更小的电连接器和可适应更快速的传输速度的电连接器发展。在一些情况下，当电连接器制造得更小时，导电路径相互之间的距离更近从而增加了导电路径之间的电磁耦合。电磁耦合的增加会产生不想要的噪声或串扰，对电连接器的性能产生负面影响。一些常见的连接器组件包括插头连接器，其配置为可插入到插座连接器中并且与插座连接器可插拔的接合。在一个这样的连接器组件中，插头连接器包括可插板基片，其具有带接插触片的矩形的、印刷电路板(PCB)本体。当板基片插入插座连接器的空腔时，板基片与插座连接器的配合触头相接合。配合触头与插座连接器的接插触片电连接来形成通信连接。然而，插头连接器的板基片对于减少不希望的串扰和/或减少回损的能力有限。因此，需要一种具有配置为减少串扰和/或减少回损的可插板基片的插头连接
ο
发明内容
根据本发明，插头连接器包括具有板基片的插头本体，板基片具有配置为与插头连接器的配合触头相连接的接合表面。多个差分对沿着板基片延伸。差分对包括导电路径， 该导电路径包括位于接合表面上的接触垫片，接触垫片是配置为与插座连接器的配合触头电接合的导电路径的端接端。至少一个差分对的导电路径形成交叉使得导电路径在交叉前相对于彼此具有第一布局和在交叉后具有不同的第二布局。当信号电流流过导电路径时， 导电路径的第一布局产生第一串扰分量和导电路径的第二布局产生第二串扰分量。第一和第二串扰分量至少部分地相互偏移。
图1是具有根据实施例形成的连接器组件的实例性电气系统的透视图；图2是根据一个实施例形成的插头连接器的透视图；图3是与图2中插头连接器的板基片连接的插座连接器的配合触头的透视图；图4是图3的板基片的第一接合表面的平面图；图5是图3的板基片的第二接合表面的平面图；图6是图4所示的第一接合表面的放大平面图；图7是图3的板基片的可插端的视图。
具体实施例方式图1是根据示例性的实施例形成的电气系统100的透视图。电气系统100包括多个连接器组件102，其每一个包括第一或插座连接器104和可配合的第二或插头连接器 106。(为了便于说明，图1中仅显示一个插头连接器106)。插头和插座连接器106和104 配置为在配合操作中相互接合并形成可插接合。电气系统100还包括系统外壳118，其具有插座连接器104的阵列122。系统外壳118可安装到另一电气部件，例如电路板120。插座连接器104与电路板120可通信地耦接。如图所示，插头连接器106具有插头本体108和其上具有接插触片112的可插板基片110。插座连接器104包括配合触头114，当插头和插座连接器106和104可插地接合时配合触头114电连接到相应的接插触片112。插头和插座连接器106和104可以是模块连接器，例如用于连接电信设备或计算机联网设备的那类电连接器。在示例性实施例中，板基片110配置为通过，例如，减少不需要的串扰和减少回损来提高连接器组件102的性能。在所述实施例中，插头和插座连接器106和104是八插脚、八导线(8P8C)模块连接器，其具有配置为在其中传送数据信号的差分对。然而，这里描述的主题不局限于所述实施例和也可以应用到具有更少或更多数目的插脚、导线和/或差分对的其他的连接器。另外，这里描述的主题还可应用到其他类型的用于通信行业的连接器和用于例如计算机行业的其他行业的其他类型连接器，例如用于接口设备的连接器，像USB连接器、SFP连接器等。这里描述的实施例用来高速数据的传输。例如，在一些实施例中，连接器组件102 的数据传输速率高于大约ι千兆比特/秒。在特定的实施例中，连接器组件102的数据传输速率高于大约5千兆比特/秒，特别地，高于或等于大约10千兆比特/秒。然而，这里描述的实施例不限于高速连接器组件并且可用于各种类型的连接器组件中。如图所示，系统外壳118保持插座连接器104的阵列122和包括各自的引入相应的空腔124中的端口或开口。每个空腔1 配置为将相应的插座连接器104容纳在其中。 例如，每个空腔124的尺寸和形状形成为接收插头本体108和引导插头本体108可插地接合插座连接器104。在所述实施例中，配合触头114和接插触片112设置为相同的形状来配合接合。在一些实施例中，配合触头114和接插触片112配置为，或组成为差分对。还如图所示，插头连接器106可包括在其外表面上的闩锁126，用于当插头本体108插入其中时将插头连接器106固定在空腔124中。插头连接器106还可包括套筒125，其覆盖插头本体 108的至少一部分。系统外壳118可包括导电材料并形成屏蔽，例如电磁干扰(EMI)屏蔽。系统外壳 118可包括用于安装到电路板120的安装凸片130。例如，安装凸片130可以是针眼插脚， 其压入电路板120来将系统外壳118机械和电连接到电路板120。图2是插头连接器106的透视图。为了说明的目的，套筒125(图1所示)已被移除。插头连接器106具有配合端140和电缆端142以及在它们之间延伸的纵向轴线144。 插头本体108包括插头壳体150和从该插头壳体150延伸的套圈152。套圈152通过闩锁机构1 或其他类型紧固件耦接到插头壳体150。套圈152围绕电缆156和形成电缆156 的单个导体246 (如图3所示)。套圈152可牢固地耦接到电缆156来阻止电缆156从插头本体108移出。插头壳体150包括外墙171-174，其限定引导进入插头壳体150的空腔160的开口 162。板基片110和接插触片112设置在空腔160内用来连接插座连接器104(图1)的配合触头114(图1)。外墙171-173在插头壳体150的配合端140和电缆端142之间延伸。在一个示例性的实施例中，外墙171-174包括顶墙171、底墙172和相对的侧墙173和174。 然而，插头本体108在可替代的实施例中可以具有多种配置和形状。在一些实施例中，插头壳体150由非导电材料制成，例如塑料，并模制成型。如图2所示，板基片110可相对于外墙171-174被保持在固定的取向上。当插头连接器106与插座连接器104接合时，插头本体108在配合的方向上移动(即，在沿着纵向轴线144的方向)并且插座连接器104的配合触头114接收板基片110。在示例性的实施例中，板基片110位于空腔160内使得板基片110被外墙171-174围绕并没有凸伸出开口 162。然而，在可替代的实施例中，板基片110可以凸伸出开口 162。在可替代的实施例中， 插头本体108不包括外墙171-174并且板基片110被暴露在周围环境中。在该实施例中， 板基片110插入插座连接器的相应空腔中。图3是电接合到插头连接器106(图1)的板基片110的插座连接器104(图1)的配合触头114的透视图。板基片110可以类似，例如印刷电路板(PCB)和以相似方式制造。 例如，板基片110可包括多个电介质非导电层，在其上多条迹线(或迹线部分)沉积和形成连接通路(或电镀通孔)。如图所示，板基片110具有可插端240和载入端对2，它们彼此分开板基片110的长度L。长度L沿着纵向轴线144被测量。在所示实施例中，板基片110具有延长的和实质上为矩形的形状。然而，在可替代的实施例中，板基片110具有其他形状。 例如，插头连接器106可形成直角形连接器，这样可插拔的和载入端240和242不会彼此相对。在这个实施例中，板基片110可具有L形状。仍如图3所示，板基片110具有垂直于纵向轴线144延伸的宽度W。板基片110可包括第一和第二接合表面202和204，其配置为与配合触头114相连接。第一和第二接合表面202和204面向相反的方向。板基片110的厚度T可在第一和第二接合表面202和204之间限定。板基片110还包括多个接触垫片218，其位于可插端MO 的接合表面202和204上接近板基片110。(接合表面204的接触垫片218如图5所示)。 接触垫片218可形成插头连接器106的接插触片112 (图1)。插座连接器104可包括触点子组件206，其具有电连接和机械连接到配合触头114 的触点组织器208。配合触头114可通过触点组织器208与其他导电路径(未示出)可通信的耦接。如图所示，每一配合触头114包括与触点组织器208机械耦接的基部210以及自基部210向外延伸的相应的横梁部分212。每一横梁部分212包括相应的接触头214，其配置成与板基片110相连接，并且，更确切地，配置成与相应的接触垫片218电气接合。在所示的实施例中，配合触头114可相对于彼此布置成以形成第一和第二组沈0 和沈2。第一组沈0的配合触头114可相互并排对准使得配合触头114的第一组沈0的接触头214面向共同的方向。类似地，第二组沈2的配合触头114可相互并排对准以及第二组沈2的相应的接触头214面向共同的方向。配合触头114的第一组260配置为电接合第一接合表面202的接触垫片218，和配合触头114的第二组262配置为电接合第二接合表面 204的接触垫片218。在示例性的实施例中，第一和第二组260和沈2的接触头214相互面对并相互间隔开一个触头间隔266。触头间隔沈6比板基片110的厚度T薄。仍如图3所示，配合触头114的接触头214成形为当插头和插座连接器106和104 相配合时便于与板基片110的可插端240接合或连接。例如，接触头214可成形为远离板基片110弯曲。在示例性的实施例中，当插头和插座连接器106和104电接合时，板基片110在触头间隔沈6内在配合触头114的第一和第二组260和262之间前进。可插端240 与配合触头114的接触头214接合。配合触头114通过板基片110从初始位置偏离开。接触头214沿着相应接合表面202和204滑动直到插头连接器106到达配合位置或与插座连接器104接合。在配合接合中，如图3所示，接触头214电连接板基片110的相应接触垫片 218。在示例性的实施例中，当配合触头114被板基片110偏斜，横梁部分212提供朝向板基片110的弹性接合力。该接合力可便于在接触头214和相应接触垫片218之间保持电气接合。仍如图3所示，插头连接器106可包括从电缆156(图2~)耦接到导体M6的电缆组织器M4。电缆组织器244可机械连接到板基片110的载入端M2，并还包括导体耦接件对8，其将板基片110的导电路径220与导体M6电互连。电缆组织器244可位于插头连接器106的空腔160(图2)内。图4和5分别示出板基片110的第一和第二接合表面202和204的平面图。如图所示，板基片110包括多个沿着板基片110延伸的导电路径220A-220H的差分对P1-P4。当导电路径相互邻近时，导电路径之间的串扰由在导电路径之间发生电磁能量交换的电感和电容性耦合产生。电磁能量交换会以希望或不希望的方式影响到插头连接器106(图1)的性能。因此，在各个实施例中，差分对P1-P4和相应的导电路径220A-220H彼此相对布置以控制插头连接器106和连接器组件102(图1)的性能。例如，导电路径220A-220H可设置为提供串扰补偿和减少回损中的至少一个。如图4和5所示，导电路径220A-220H的每一个已被标记为(+)或㈠。标记(+) 或(_)标识相应的导电路径的极性。标记为(+)的导电路径与标记为(_)的导电路径的极性相反，并且，因而，标记为㈠的导电路径传送的信号的相位与标记为⑴的导电路径相差大约180°。如图所示，每个差分对P包括一对导电路径220(也叫做所述差分对的第一和第二导电路径220)，其传送的信号的相位与差分对的另一导电路径相差大约180°。每条导电路径220可包括能够传送信号电流的各种特征或部件。例如，如图4所示，导电路径220A-220C分别包括接触垫片218A-218H，和分别包括迹线部分222A-222C，其从接近可插端240的相应接触垫片218向载入端242延伸。迹线部分222A-222C连接接近载入端242的相应导体耦接件248 (图幻。在所述实施例中，迹线部分222A-222C位于第一接合表面202上并暴露在周围环境中。然而，在可替代的实施例中，迹线部分222A-222C可以至少部分地在板基片110内延伸(例如，在板基片110的电介质层之间)。还如图所示，导电路径220D包括接触垫片218D、迹线部分222D、223D和225D(如图5所示)，和一对通孔270和271。迹线部分222D从接触垫片218D延伸到通孔270。通孔270和271从第一接合表面202并且朝向第二接合表面204延伸过厚度T (图3)的至少一部分。在特定实施例中，通孔270和271完全延伸过厚度T。通孔270和271由迹线部分 225D连接。在所述实施例中，迹线部分225D沿着第二接合表面204延伸。然而，在可替代的实施例中，迹线部分225D可延伸通过一种材料或在板基片110的层之间。迹线部分223D 从通孔271延伸到载入端M2，在此迹线部分223D连接相应导体耦接件M8 (图3)。如图5所示，导电路径220E-220G分别包括接触垫片218E-218G，和分别包括迹线部分222E-222G，其从接近可插端MO的相应接触垫片218延伸到载入端M2。迹线部分222E-222G与邻近载入端M2的相应导体相耦接件连接。在所述实施例中，迹线部分222E-222G位于第二接合表面204上并暴露在周围环境中。然而，在可替代的实施例中，迹线部分222E-222G可至少部分地在板基片110内延伸(例如，在板基片110的电介质层之间)。如图所示，导电路径220H包括接触垫片218H、迹线部分222H、223H、225H(如图4 所示)，和一对通孔272和273。迹线部分222H从接触垫片218H延伸到通孔272。通孔272 和273从第二接合表面204并且朝向第一接合表面202延伸过通过厚度T (图幻的至少一部分。在特定实施例中，通孔272和273完全延伸过厚度T。通孔272和273由迹线部分 225H连接。在所述实施例中，迹线部分225H沿着第一接合表面202延伸。然而，在可替代的实施例中，轨迹225H可延伸通过一种材料或在板基片110的层之间。迹线部分223H从通孔273延伸到载入端M2，在此迹线部分223H连接相应导体耦接件M8 (图3)。在可替代的实施例中，导电路径可包括能够在其中传送信号电流的其他部件或特征。例如，导电路径可包括一个或多个导电弯曲电路，其将导电路径的不同部分互连或者将导电路径连接到电缆导线或配合触头。进一步地，导电路径可包括其他部件或特征来控制插头连接器106(图1)的性能。例如，导电路径可包括彼此电容性耦接的填隙指状件。如图4所示，差分对Pl和P2可形成导电路径220的第一组224，其通常沿着接合表面202延伸。类似地，如图5所示的差分对P3和P4可形成导电路径220的第二组226， 其通常沿着接合表面204延伸。在这里使用的，术语“通常沿着...延伸”包括在可插和载入端240和242之间的路径的至少大部分的更邻近于相应接合表面延伸的导电路径。在特定实施例中，导电路径可沿着和更邻近于相应接合表面延伸，除了在可插和载入端240和 242之间产生的一个或多个交叉。在各个实施例中，板基片110的导电路径220可形成一个或多个交叉，其由一条导电路径220与另一条导电路径220交叉，从而改变导电路径220相互之间的布局。在特定实施例中，至少一个差分对P的导电路径220形成交叉使得多对差分对P1-P4的导电路径 220具有在交叉前相互之间的第一布局和交叉后的不同的第二布局。举例说明，差分对P2 的如图4所示的导电路径220C和220D可形成交叉230。在交叉230处，导电路径220D在导电路径220C下面穿过。类似地，差分对P4的如图5所示的导电路径220G和220H可形成交叉232。在交叉232处，导电路径220H在导电路径220G下穿过。交叉230和232有效地改变导电路径220相互之间的位置关系。如图4所示，导电路径220A-220D具有从交叉230到载入端242的第一布局302。在第一布局302中，导电路径的极性是(+)，(_)，(+)，(_)。在交叉230后面，导电路径220A-220D具有从交叉230 到可插端MO的第二布局304，其中导电路径220A-220D的极性是(+)，(-)，(-)，(+)。在所述实施例中，当信号电流流过导电路径220A-220D时导电路径220A-220D的第一布局302 产生第一串扰分量，并且当信号电流流过时导电路径220A-220D的第二布局304产生第二串扰分量。导电路径220A-220D的第一和第二串扰分量可配置为相互偏移，例如，减少串扰的不希望的影响和/或减少回损。如图5所示，导电路径220E-220H具有从交叉232到载入端M2的第一布局306。 在第一布局306中，导电路径的极性是(+)，(-)，(+)，(-)。在交叉232的后面，导电路径 220E-220H具有从交叉232到可插端240的第二布局308，其中导电路径220E-220H的极性是(+)，(-)，(-)，(+)。在所述实施例中，当信号电流流过导电路径220E-220H时导电路径220E-220H的第一布局306产生第一串扰分量，并且当信号电流流过时导电路径220E-220H 的第二布局308产生第二串扰分量。导电路径220E-220H的第一和第二串扰分量可配置为相互偏移，例如，减少串扰的不希望的影响和/或减少回损。在示例性实施例中，导电路径220A-220D的第一和第二串扰分量和导电路径 220E-220H的第一和第二串扰分量可相对于彼此配置成以控制插头连接器106和连接器组件102的性能。如图4和5所示，差分对P1-P4的第一和第二组2M和2 沿着第一和第二接合表面202和204具有大致匹配型式的导电路径220。导电路径220A-220D的第一组2 包括交叉230，并且导电路径220E-220H的第二组2 包括第二交叉232。如图4和5所示， 交叉230可出现在相对于接触垫片218D和218C的电气时间τ 并且交叉232可出现在相对于接触垫片218Η和218G的电气时间τ2。在所述实施例中，电气时间^和τ 2基本上相等，使得交叉230和232基本出现在同一电气时间τ。图6是第一接合表面202的放大平面图。如上所述，第一和第二接合表面202和 204(图幻可具有匹配型式的导电路径220。相应地，下面的描述可类似地应用到第二接合表面204。如图6所示，通孔270和271可被通孔间隙310分隔开。在交叉230处，导电路径220C的迹线部分222C可在通孔270和271之间延伸过通孔间隙310。在所述实施例中， 迹线部分222C在通孔270和271之间延伸时，该迹线部分222C与通孔270和271等间隔。 还如图6所示，迹线部分222C在交叉处230距离导电路径220D可具有均勻间隔。更确切地，当迹线部分222C环绕通孔270延伸时，在其间存在一个基本上均勻间隔312。类似地， 当迹线部分222C围绕通孔271延伸时，在其间可存在基本上均勻间隔314。还如图6所示， 迹线部分225H可沿着第一接合表面202在迹线部分222k和222B之间且基本上平行于迹线部分222A和222B延伸。图7是板基片110的可插端240的视图，其示出相对于彼此的导电路径220A-220D 的第一组2M和导电路径220E-220H的第二组226。在示例性的实施例中，导电路径220 的第一和第二组2M和226穿过板基片110的厚度T相互电磁耦合，从而影响导电路径 220A-220D和导电路径220E-220H的串扰分量。电磁耦合可出现在不同的迹线部分之间并还出现在不同通孔之间。如图所示，交叉230和232接近板基片110的相对侧面316和318。 接触垫片218A、218B、218D和218C基本上分别与接触垫片218G、218H、218F和218E大致垂直对准。相应地，在所述实施例中，如果板基片110围绕纵轴144旋转180°，那么导电路径 220的配置相同。要理解到，以上描述的目的是说明性而不是限制性的。例如，上述实施例(和/或其各个方面)可彼此结合使用。进一步，图3-7所示的板基片110仅仅是差分对P和导电路径220的一个可能的配置。在可替代的实施例中，导电路径220的第一和第二组2M和 2 不具有匹配的型式。进一步地，交叉230和232不需要出现在大致相同的电气时间τ 处。另外，迹线部分(例如，迹线部分222A-222H、223D、225D、223H、225H)在图中描述为与板基片110的接合表面202和204并排延伸。在可替代的实施例中，迹线部分可沿着板基片110的不同层延伸使得迹线部分位于板基片110内的接合表面202和204之间。进一步地，这里所述的实施例可以使用多种类型的迹线部分。例如，迹线部分可以是固定轨迹，其沿着图示的接合表面沉积或者沿着上述的不同层沉积。可替代地，迹线部分可包括安装在不同组的触点之间的弯曲电路。另外，这里描述的实施例可使用各种通孔。例如，通孔可包括盲孔、盲孔和沉孔、微孔(例如，激光钻的通孔)，等。
权利要求
1.一种插头连接器(106)，包括具有板基片(110)的插头本体(108)，该板基片具有配置为与插座连接器(104)的配合触头(114)相连接的接合表面(20 ，以及多个沿着所述板基片延伸的差分对(P1-P4)，该差分对包括导电路径020)，该导电路径包括位于所述接合表面的接触垫片018)，所述接触垫片是导电路径的配置为电接合所述插座连接器的配合触头的端接端，其特征在于至少一个差分对的导电路径形成交叉O30)以使所述导电路径具有在所述交叉前的相对于彼此的第一布局和所述交叉后的不同的第二布局，其中当信号电流流过所述导电路径时该导电路径的第一布局产生第一串扰分量，以及所述导电路径的第二布局产生第二串扰分量，所述第一和第二串扰分量至少部分地相互偏移。
2.根据权利要求1的插头连接器，其中该接合表面是第一接合表面(20 ，以及所述板基片包括其上具有接触垫片的第二接合表面004)，所述第一和第二接合表面面对相反的方向并具有在二者之间限定的板基片的厚度。
3.根据权利要求1的插头连接器，其中所述至少一个差分对的导电路径包括第一和第二导电路径O20D，220C)，所述第一导电路径包括一对通孔070，271)，该一对通孔沿着所述板基片延伸并相互分开一通孔间隔(310)，所述第二导电路径在所述第一导电路径的通孔之间的交叉处穿过所述通孔间隔延伸。
4.根据权利要求3的插头连接器，其中该接合表面是第一接合表面002)，所述板基片包括第二接合表面004)，所述第一和第二接合表面面对相反的方向并具有在二者之间限定的板基片的厚度，所述通孔完全延伸过所述第一和第二接合表面之间的厚度。
5.根据权利要求3的插头连接器，其中该接合表面是第一接合表面(20 ，以及所述板基片包括第二接合表面004)，所述通孔由位于所述第一和第二接合表面之一上的迹线部分(225D)连接。
6.根据权利要求1的插头连接器，其中该接合表面是第一接合表面，以及所述板基片包括第二接合表面，所述第一和第二接合表面面对相反的方向并具有在二者限定的板基片的厚度，所述第一和第二接合表面的每一个具有通常沿其延伸的导电路径的至少两个差分对。
7.根据权利要求1的插头连接器，其中该接合表面是第一接合表面，以及所述板基片包括第二接合表面，所述导电路径的差分对形成通常沿所述第一接合表面延伸的第一组导电路径(224)和通常沿所述第二接合表面延伸的第二组导电路径0沈)。
8.根据权利要求7的插头连接器，其中所述第一和第二组导电路径穿过板基片的厚度相互电磁耦合，从而影响所述第一和第二串扰分量。
9.根据权利要求7的插头连接器，其中所述第一和第二组具有大致匹配型式的导电路径。
10.根据权利要求7的插头连接器，其中所述交叉包括第一和第二交叉030，232)，第一组导电路径包括所述第一交叉和所述第二组导电路径包括所述第二交叉。
全文摘要
本发明涉及一种插头连接器(106)，包括具有接合表面(202)的板基片(110)的插头本体(108)，该接合表面配置为连接插座连接器(104)的配合触头(114)。多个差分对(P1-P4)沿着板基片延伸。差分对包括具有位于接合表面上的接触垫片(218)的导电路径(220)，接触垫片是配置为电接合插座连接器的配合触头的导电路径的端接端。至少一个差分对的导电路径形成交叉(230)以使得导电路径具有在交叉前的相对于彼此的第一布局和在交叉后的不同的第二布局。当信号电流流过导电路径时导电路径的第一布局产生第一串扰分量和导电路径的第二布局产生第二串扰分量。第一和第二串扰分量至少部分地相互偏移。
文档编号H01R13/6469GK102394445SQ201110187740
公开日2012年3月28日 申请日期2011年4月28日 优先权日2010年4月28日
发明者兰达尔·R·亨利, 琳达·E·希尔兹, 迈克尔·F·西纳 申请人:泰科电子公司