专利名称：无定形碳硬掩膜层的形成方法及刻蚀方法
技术领域：
本发明涉及半导体制作领域，特别涉及一种无定形碳硬掩膜层的形成方法及刻蚀方法。
背景技术：
半导体集成电路制作利用光刻、刻蚀、注入和沉积等一系列工艺在同一硅衬底上形成大量各种类型的复杂器件，并将之互相连接以具有完整的电子功能。随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体工艺的制作结果的影响也日益突出。
以硬掩膜技术为例，当半导体工艺进入90nm以后，因光刻尺寸的越来越小，常需要在晶圆的表面形成硬掩膜层配合光刻胶形成的掩膜图形，无定形碳硬掩膜层因其在刻蚀工艺中相对于氧化娃、氮化娃和娃的高刻蚀选择比，广泛应用在半导体制作工艺中。
现有无定形碳硬掩膜层的形成是采用等离子体增强化学气相沉积工艺(PECVD)，在等离子体增强化学气相沉积工艺形成无定形碳硬掩膜层过程中采用400 600摄氏度的高温，现有高温下形成的无定形碳硬掩膜层厚度的均匀性不好，热预算高，影响器件的稳定性。
更多关于硬掩膜层的制作方法请参考专利号为US6110837的美国专利。发明内容
本发明解决的问题是提供一种无定形碳硬掩膜层的形成方法及刻蚀方法，提高无定形碳硬掩膜层厚度的均匀性，降低热预算，提供器件的稳定性。
为解决上述问题，本发明提供一种无定形碳硬掩膜层的形成方法，包括:
提供半导体衬底；
在所述半导体衬底上形成初始无定形碳硬掩膜层，形成所述初始无定形碳硬掩膜层的反应温度为200 300摄氏度；
采用含氮等离子体处理所述初始无定形碳硬掩膜层，形成无定形碳硬掩膜层。
可选的，形成所述初始无定形碳硬掩膜层采用等离子体增强化学气相沉积工艺，采用的气体为C3H6、C2H4或者C2H2。
可选的，所述含氮等离子体处理采用的气体为N2或者NH3。
可选的，所述含氮等离子体处理采用气体的流量为3000 20000sCCm。
可选的，所述含氮等离子体处理的时间为5 180秒。
可选的，所述含氮等离子体处理的功率为20 300瓦。
可选的，所述含氮等离子体处理的压力为I 30Torr。
本发明还提供了一种刻蚀方法，包括:
提供半导体衬底；
在所述半导体衬底上形成待刻蚀材料层；
在所述待刻蚀材料层表面形成初始无定形碳硬掩膜层，形成所述初始无定形碳硬掩膜层的反应温度为200 300摄氏度；
采用含氮等离子体处理所述初始无定形碳硬掩膜层，形成无定形碳硬掩膜层；
在所述无定形碳硬掩膜层表面形成图形化的光刻胶层，以所述图形化的光刻胶层为掩膜，去除暴露的无定形碳硬掩膜层；
以所述图形化的光刻胶层和无定形碳硬掩膜层为掩膜，刻蚀所述待刻蚀材料层。
可选的，形成所述初始无定形碳硬掩膜层采用等离子体增强化学气相沉积工艺，采用的气体为C3H6、C2H4或者C2H2。
可选的，所述含氮等离子体处理采用的气体为N2或者NH3。
可选的，所述含氮等离子体处理采用气体的流量为3000 20000sCCm。
可选的，所述含氮等离子体处理的时间为5 180秒。
可选的，所述含氮等离子体处理的功率为20 300瓦。
可选的，所述含氮等离子体处理的压力为I 30Torr。
与现有技术相比，本发明技术方案具有以下优点:
形成初始无定形碳硬掩膜层后，对所述形成初始无定形碳硬掩膜层进行含氮等离子处理形成无定形碳硬掩膜层，使初始无定形碳硬掩膜层中的不稳定的C-或者C-C键反应形成稳定的C-H或者C-N-H键，从而形成致密的无定形碳硬掩膜层；含氮等离子体处理所述初始无定形碳硬掩膜层的时，由于初始无定形碳硬掩膜层致密性较差，等离子体的物理轰击作用能去除初始无定形碳硬掩膜层表面的凸起或者使凸起的高度降低，从而形成厚度均匀性较好的无定形碳硬掩膜层，后续在无定形碳硬掩膜层上形成光刻胶层时，能形成较好的光刻图形，保持光刻关键尺寸的一致性，以图形化光刻胶层为掩膜刻蚀所述无定形碳硬掩膜层时，能形成光滑和无变形的侧壁刻蚀形貌。
另外，形成初始无定形碳硬掩膜层时采用的温度为200 300摄氏度，降低了热预笪ο
图1为本发明第实施例无定形碳硬掩膜层的形成方法的流程示意图2 图3为本发明实施例无定形碳硬掩膜层的形成过程的剖面结构示意图4为发明实施例刻蚀方法的流程示意图5 图9为本发明实施例刻蚀方法的剖面结构示意图10为氧化硅和硅的待刻蚀材料层对本发明实施例形成的无定形碳硬掩膜层与现有技术形成的无定形碳硬掩膜层的刻蚀选择比的对比示意图。
具体实施方式
发明人在制作无定形碳硬掩膜层的过程中发现，现有采用等离子体增强化学气相沉积工艺(PECVD)形成无定形碳硬掩膜层时，由于反应温度为400 600摄氏度的高温，较高的温度影响掺杂离子在 衬底或者(多晶硅)POLY中的分布和活性，温度越高这种影响越严重，提高了制作无定形碳硬掩膜层的热预算，并且高温形成的无定形碳硬掩膜层的厚度的均匀性不好，后续在无定形碳硬掩膜层上形成光刻胶层时，影响光刻胶层厚度的均匀性，曝光显影后形成异常的光刻图形，降低了器件的稳定性。
为了降低热预算，发明人尝试采用小于400摄氏度的低温形成无定形碳硬掩膜层，但是这种温度形成的无定形碳硬掩膜层很疏松、致密性较差，刻蚀时容易形成不规则的图形。
为解决上述问题，发明人提出一种无定形碳硬掩膜层的形成方法，包括:提供半导体衬底；在所述半导体衬底上形成初始无定形碳硬掩膜层；采用含氮等离子体处理所述初始无定形碳硬掩膜层，形成无定形碳硬掩膜层。
本发明无定形碳硬掩膜层的形成方法，形成初始无定形碳硬掩膜层后，对所述形成初始无定形碳硬掩膜层进行含氮等离子处理形成无定形碳硬掩膜层，使初始无定形碳硬掩膜层中的不稳定的C-或者C-C键反应形成稳定的C-H或者C-N-H键，从而形成致密的无定形碳硬掩膜层；含氮等离子体处理所述初始无定形碳硬掩膜层的时，由于初始无定形碳硬掩膜层致密性较差，等离子体的物理轰击作用能去除初始无定形碳硬掩膜层表面的凸起或者使凸起的高度降低，从而形成厚度均匀性较好的无定形碳硬掩膜层，后续在无定形碳硬掩膜层上形成光刻胶层时，能形成较好的光刻图形，保持光刻关键尺寸的一致性，以图形化光刻胶层为掩膜刻蚀所述无定形碳硬掩膜层时，能形成光滑和无变形的侧壁刻蚀形貌；采用低温工艺形成初始无定形碳硬掩膜层，降低了热预算，提高了器件稳定性。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图1，图1为本发明第实施例无定形碳硬掩膜层的形成方法的流程示意图，包括:
步骤S20，提供半导体衬底；
步骤S21，在所述半导体衬底上形成初始无定形碳硬掩膜层，形成所述初始无定形碳硬掩膜层的反应温度为200 300摄氏度；
步骤S22，采用含氮等离子体处理所述初始无定形碳硬掩膜层，形成无定形碳硬掩膜层。
图2 图3为本发明实施例无定形碳硬掩膜层的形成方法的剖面结构示意图。
参考图2，提供半导体衬底200，在所述半导体衬底200上形成初始无定形碳硬掩膜层201，形成所述初始无定形碳硬掩膜层201的反应温度为200 300摄氏度。
所述半导体衬底20的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(S0I)，绝缘体上锗(GOI);或者还可以为其它的材料，例如砷化镓等II1-V族化合物。
形成所述初始无定形碳硬掩膜层201采用等离子体增强化学气相沉积工艺，反应温度为200 300摄氏度，所述等离子体增强化学气相沉积工艺采用的气体为C3H6或者C2H4或者C2H2等碳氢化合物。
形成所述初始无定形碳硬掩膜层201采用的温度为200 300摄氏度，相比于现有技术的400 600摄氏度，极大的降低了反应温度，降低了半导体器件的热预算。但是200 300摄氏度形成的初始无定形碳硬掩膜层很疏松、致密性较差，刻蚀时容易形成不规则的图形(侧壁粗糙或者变形)，不能在半导体制作工艺中直接作为硬掩膜层使用。
参考图2和图3，采用含氮等离子体处理所述初始无定形碳硬掩膜层201，形成无定形碳硬掩膜层202。
所述含氮等离子体处理采用的气体为N2或者NH3，气体的流量为3000 20000sccm,处理的时间为5 180秒，处理的功率为20 300瓦，处理的压力为I 30Torr (ITorr = 133Pa)。含氮等离子体处理所述初始无定形碳硬掩膜层201功率不能太大，功率太大的话离子轰击效果会比较强，会对初始无定形碳硬掩膜层201造成损害，并且含氮等离子体处理所述初始无定形碳硬掩膜层201采用较小的压力，压力过大造成含氮等离子体的平均自由程短，含氮等离子体之间碰撞几率大，使得含氮等离子体处理所述初始无定形碳硬掩膜层201的效果和效率降低。上述含氮等离子处理采用较低的温度，一般低于200摄氏度，因此本步骤增加的热预算有限。
采用含氮等离子体处理所述初始无定形碳硬掩膜层201，使初始无定形碳硬掩膜层201中的不稳定的C-或者C-C键反应形成稳定的C-H或者C-N-H键，从而形成致密的无定形碳硬掩膜层202 ;含氮等离子体处理所述初始无定形碳硬掩膜层201时，由于初始无定形碳硬掩膜层201致密性较差，等离子体的物理轰击作用能去除初始无定形碳硬掩膜层201表面的凸起(初始无定形碳硬掩膜层201厚度较厚的部分)或者使凸起的高度降低，从而形成厚度均匀性较好的无定形碳硬掩膜层202，这种厚度的均匀性的改善非常明显，而现有技术形成的无定形碳硬掩膜层，由于其致密性相对于初始无定形碳硬掩膜层201较高，采用等离子体处理难以改善其厚度的均匀性，因此，本发明实施例采用含氮等离子体处理初始无定形碳硬掩膜层201形成的无定形碳硬掩膜层202相比于现有技术形成无定形碳硬掩膜层具有更好的致密性和厚度的均匀性。
参考图4为发明实施例应用上述无定形碳硬掩膜层的刻蚀方法的流程示意图，包括:
步骤S30，提供半导体衬底；
步骤S31，在所述半导体衬底上形成待刻蚀材料层；
步骤S32，在所述待刻蚀材料层表面形成初始无定形碳硬掩膜层，形成所述初始无定形碳硬掩膜层的反应温度为200 300摄氏度；
步骤S33，采用含氮等离子体处理所述初始无定形碳硬掩膜层，形成无定形碳硬掩膜层；
步骤S34，在所述无定形碳硬掩膜层表面形成图形化的光刻胶层，以所述图形化的光刻胶层为掩膜，去除暴露的无定形碳硬掩膜层；
步骤S35，以所述图形化的光刻胶层和无定形碳硬掩膜层为掩膜，刻蚀所述待刻蚀材料层。
图5 图9为本发明实施例应用上述无定形碳硬掩膜层的刻蚀方法的剖面结构示意图。
参考图5，提供半导体衬底300 ;在所述半导体衬底300上形成待刻蚀材料层301。
所述半导体衬底300的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(S0I)，绝缘体上锗(GOI);或者还可以为其它的材料，例如砷化镓等II1-V族化合物。
所述待刻蚀材料层301为氧化硅、氮化硅、氮氧化硅等介质层材料；也可以是单晶硅、多晶硅；或者是铝、钨、铜、氮化钛、氮化钽等金属和含金属类材料；或者还可以为其它的材料。
参考图6，在所述待刻蚀材料层301表面形成初始无定形碳硬掩膜层302，形成所述初始无定形碳硬掩膜层302的反应温度为200 300摄氏度。
形成所述初始无定形碳硬掩膜层302采用的温度为200 300摄氏度，相比于现有技术的400 600摄氏度，极大的降低了反应温度，降低了半导体器件的热预算。但是200 300摄氏度形成的初始无定形碳硬掩膜层很疏松、致密性较差，刻蚀时容易形成不规则的图形(侧壁粗糙或者变形)，不能在半导体制作工艺中直接作为硬掩膜层使用。
参考图7，采用含氮等离子体处理所述初始无定形碳硬掩膜层302，形成无定形碳硬掩膜层303。
所述含氮等离子体处理采用的气体为N2或者NH3,气体的流量为3000 20000sccm,处理的时间为5 180秒，处理的功率为20 300瓦，处理的压力为I 30Torro含氮等离子体处理所述初始无定形碳硬掩膜层302功率不能太大，功率太大的话离子轰击效果会比较强，会对初始无定形碳硬掩膜层302造成损害，并且含氮等离子体处理的采用较小的压力，压力过大造成含氮等离子体的平均自由程短，含氮等离子体之间碰撞几率大，使得含氮等离子体处理所述初始无定形碳硬掩膜302的效果和效率降低。上述含氮等离子处理采用较低的温度，一般低于200摄氏度，因此本步骤增加的热预算有限。
采用含氮等离子体处理所述初始无定形碳硬掩膜层302，使初始无定形碳硬掩膜层302中的不稳定的C-或者C-C键反应形成稳定的C-H或者C-N-H键，使初始无定形碳硬掩膜层302中的不稳定的C-或者C-C键反应形成稳定的C-H或者C-N-H键，从而形成致密的无定形碳硬掩膜层303 ;含氮等离子体处理所述初始无定形碳硬掩膜层302时，由于初始无定形碳硬掩膜层302致密性较差，等离子体的物理轰击作用能去除初始无定形碳硬掩膜层302表面的凸起(初始无定形碳硬掩膜层201厚度较厚的部分)或者使凸起的高度降低，从而形成厚度均匀性较好的无定形碳硬掩膜层303，这种厚度的均匀性的改善尤其明显，而现有技术形成的无定形碳硬掩膜层，由于其致密性相对于初始无定形碳硬掩膜层302较高，采用等离子体处理难以改善其厚度的均匀性，因此，本发明实施例采用含氮等离子体处理初始无定形碳硬掩膜层302形成的无定形碳硬掩膜层303相比于现有技术形成无定形碳硬掩膜层具有更好的致密性和厚度的均匀性，后续在无定形碳硬掩膜层303上形成光刻胶层时，形成较好的光刻图形，保持光刻关键尺寸的一致性，以图形化光刻胶层为掩膜刻蚀所述无定形碳硬掩膜层303时，能形成光滑和无变形的侧壁的刻蚀形貌。
一并参考图8和图9，在所述无定形碳硬掩膜层303表面形成图形化的光刻胶层304，以所述图形化的光刻胶层304为掩膜，去除暴露的无定形碳硬掩膜层303 ；以所述图形化的光刻胶层303和无定形碳硬掩膜层303为掩膜，刻蚀所述待刻蚀材料层301。
参考图10，图10为发明人经过实验得出的氧化硅和硅的待刻蚀材料层对本发明实施例形成的无定形碳硬掩膜层与现有技术形成的无定形碳硬掩膜层的刻蚀选择比的对比示意图，横坐标为待刻蚀材料层的材料，纵坐标待刻蚀材料层对无定形碳硬掩膜层刻蚀选择比，其中D和F分别为采用本发明实施例形成的无定形碳硬掩膜层为掩膜刻蚀氧化硅和硅时，氧化硅和硅对无定形碳硬掩膜层的刻蚀选择比，为9.9: I和10: 1;C和E分别为采用现有技术形成的无定形碳硬掩膜层为掩膜刻蚀氧化娃和娃时，氧化娃和娃对无定形碳硬掩膜层的刻蚀选择比，为9.9:1和11:1。因此采用本发明实施例形成的无定形碳硬掩膜层为掩膜刻蚀氧化硅和硅时能达到与现有技术形成无定形碳硬掩膜层对氧化硅和硅的相同的或者差距很小的刻蚀选择比，因此采用本发明实施例无定形碳硬掩膜层形成方法形成的无定形碳硬掩膜层除了具有前述提到的较好的致密性和厚度均匀性以及较低的热预算外，不会影响无定形碳硬掩膜层的刻蚀选择比特性。
综上，本发明实施例提供的无定形碳硬掩膜层的形成方法及刻蚀方法，形成初始无定形碳硬掩膜层后，对所述形成初始无定形碳硬掩膜层进行含氮等离子处理形成无定形碳硬掩膜层，使初始无定形碳硬掩膜层中的不稳定的C-或者C-C键反应形成稳定的C-H或者C-N-H键，从而形成致密的无定形碳硬掩膜层；含氮等离子体处理所述初始无定形碳硬掩膜层的时，由于初始无定形碳硬掩膜层致密性较差，等离子体的物理轰击作用能去除初始无定形碳硬掩膜层表面的凸起或者使凸起的高度降低，从而形成厚度均匀性较好的无定形碳硬掩膜层，后续在无定形碳硬掩膜层上形成光刻胶层时，能形成较好的光刻图形，保持光刻关键尺寸的一致性，以图形化光刻胶层为掩膜刻蚀所述无定形碳硬掩膜层时，能形成光滑和无变形的侧壁刻蚀形貌。
形成初始无定形碳硬掩膜层时采用温度为200 300摄氏度，降低了热预算。
另外，本发明实施例形成的无定形碳硬掩膜层，不会影响无定形碳硬掩膜层的刻蚀选择比特性。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种无定形碳硬掩膜层的形成方法，其特征在于，包括: 提供半导体衬底； 在所述半导体衬底上形成初始无定形碳硬掩膜层，形成所述初始无定形碳硬掩膜层的反应温度为200 300摄氏度； 采用含氮等离子体处理所述初始无定形碳硬掩膜层，形成无定形碳硬掩膜层。
2.如权利要求1所述的无定形碳硬掩膜层的形成方法，其特征在于，形成所述初始无定形碳硬掩膜层采用等离子体增强化学气相沉积工艺，采用的气体为C3H6、C2H4或者C2H2。
3.如权利要求1所述的无定形碳硬掩膜层的形成方法，其特征在于，所述含氮等离子体处理采用的气体为N2或者NH3。
4.如权利要求3所述的无定形碳硬掩膜层的形成方法，其特征在于，所述含氮等离子体处理采用气体的流量为3000 20000sccm。
5.如权利要求1所述的无定形碳硬掩膜层的形成方法，其特征在于，所述含氮等离子体处理的时间为5 180秒。
6.如权利要求1所述的无定形碳硬掩膜层的形成方法，其特征在于，所述含氮等离子体处理的功率为20 300瓦。
7.如权利要求1所述的无定形碳硬掩膜层的形成方法，其特征在于，所述含氮等离子体处理的压力为I 30Torr。
8.一种刻蚀方法，其特征在于，包括: 提供半导体衬底； 在所述半导体衬底上形成待刻蚀材料层； 在所述待刻蚀材料层表面形成初始无定形碳硬掩膜层，形成所述初始无定形碳硬掩膜层的反应温度为200 300摄氏度； 采用含氮等离子体处理所述初始无定形碳硬掩膜层，形成无定形碳硬掩膜层； 在所述无定形碳硬掩膜层表面形成图形化的光刻胶层，以所述图形化的光刻胶层为掩膜，去除暴露的无定形碳硬掩膜层； 以所述图形化的光刻胶层和无定形碳硬掩膜层为掩膜，刻蚀所述待刻蚀材料层。
9.如权利要求8所述的刻蚀方法，其特征在于，形成所述初始无定形碳硬掩膜层采用等离子体增强化学气相沉积工艺，采用的气体为c3H6、C2H4或者c2h2。
10.如权利要求8所述的刻蚀方法，其特征在于，所述含氮等离子体处理采用的气体为N2或者NH3。
11.如权利要求10所述的刻蚀方法，其特征在于，所述含氮等离子体处理采用气体的流量为 3000 20000sccm。
12.如权利要求8所述的刻蚀方法，其特征在于，所述含氮等离子体处理的时间为5 180 秒。
13.如权利要求8所述的刻蚀方法，其特征在于，所述含氮等离子体处理的功率为20 300 瓦。
14.如权利要求8所述的刻蚀方法，其特征在于，所述含氮等离子体处理的压力为I 30Torr。
全文摘要
一种无定形碳硬掩膜层的形成方法，包括提供半导体衬底；在所述半导体衬底上形成初始无定形碳硬掩膜层，形成所述初始无定形碳硬掩膜层的反应温度为200～300摄氏度；采用含氮等离子体处理所述初始无定形碳硬掩膜层，形成无定形碳硬掩膜层。本发明无定形碳硬掩膜层的形成方法，采用低温工艺形成初始无定形碳硬掩膜层，采用含氮等离子体处理所述初始无定形碳硬掩膜层，形成致密性高的无定形碳硬掩膜层，降低了热预算，提高了器件稳定性。
文档编号H01L21/027GK103137443SQ20111038346
公开日2013年6月5日 申请日期2011年11月25日 优先权日2011年11月25日
发明者张彬, 邓浩 申请人:中芯国际集成电路制造(上海)有限公司