专利名称：半导体封装构造的制作方法
技术领域：
本实用新型涉及ー种半导体封装构造，特别是有关于ー种在基板及芯片上分別制作柱状凸块并结合的半导体封装构造。
背景技术：
在半导体封装制造过程中，芯片朝尺寸小、高接脚数的趋势发展，并渐渐由倒装芯片接合(Flip Chip bonding)的技术来取代打线接合(wire bonding)的技术。其中,倒装 芯片接合技术乃是将多个焊垫配置于芯片的有源表面(active surface)上，并在焊垫上形成凸块(bump)，接着将芯片翻覆之后，再利用这些凸块分别向下电性连接至一线路载板，并通过线路载板的线路而电性连接至外界的电子装置。由于倒装芯片接合技术可适用于高接脚数(High PinCount)的芯片封装结构，并同时具有縮小芯片封装面积及缩短讯号传输路径等诸多优点，所以倒装芯片接合技术广泛地应用于芯片封装领域中。举例来说，请參照图I所示，其掲示一种现有倒装芯片的封装构造，其包含一基板
11、ー芯片12、数个凸块13。其中，所述基板11承载所述芯片12，所述芯片12为ー倒装型芯片(flip chip)，所述芯片12的有源表面朝下，所述芯片12的有源表面通过所述凸块13电性连接所述基板11。另外，所述基板11的下表面此时也可以进行植球作业，以提供数颗锡球14，其中所述锡球14用以做为所述基板11的信号输入/输出组件。虽然，图I的封装构造可以将芯片12以倒装的方式封装在一基板构造上，但芯片12(倒装型芯片)在其晶圆制作期间需使用凸块(bumping)エ艺在其有源表面上形成所述数个凸块13。由于所述凸块13的数量极多，且必需精确控制所述凸块13的尺寸、高度及间距均一，并需避免相邻凸块13之间意外相熔接，否则接会造成晶圆上的芯片区成为具凸块缺陷的不良品。由于晶圆的材料及加工成本颇高，因此若因实施凸块エ艺而造成不良品，将大幅提高整体封装作业的废料成本。再者，当所述凸块13为锡凸块时，所述凸块13在回流焊(reflow)期间也容易因熔化而使所述芯片12焊接到所述基板11上时产生焊接不良品，例如相邻凸块13之间意外相熔接，或所述芯片12在焊接后发生了过大的倾斜角度。因此，同样会因产生不良品，而大幅提高整体封装作业的废料成本。同吋，锡凸块的散热性及耐热性也较差。另外，当所述凸块13为金凸块时，虽可避免锡凸块的焊接不良品问题，但却也会大幅提高凸块材料成本。此外，所述芯片12使用所述凸块13时，也需搭配使用底部填充胶(underfill)来降低所述凸块13的应カ与应变集中现象,这也会增加点胶作业及材料的成本。故，有必要提供一种半导体封装构造，以解决现有技术所存在的问题。
实用新型内容有鉴于此，本实用新型提供一种半导体封装构造，以解决现有倒装芯片的封装技术因使用锡凸块而造成不良品使得废料成本居高不下的技术问题。本实用新型的主要目的在于提供一种半导体封装构造，其是同时在基板上制作柱状凸块(如铜柱凸块)以及在芯片上制作柱状凸块，并且通过焊球使上下柱状凸块相接，以电性连接及固定芯片于基板上。如此，所述柱状凸块除了也可用来稳固支撑芯片外，也可以提供较佳的散热性及耐热性。再者，由于柱状凸块可承受较大的应力作用及模流冲击カ且芯片与基板之间也具有足够间距高度，故可使芯片能够省略使用底部填充胶而直接进行封胶(molding)エ艺，因此也有利于降低材料成本。本实用新型的次要目的在于提供一种半导体封装构造，其是同时在基板上制作柱状凸块(如铜柱凸块)以及在芯片上制作柱状凸块，且相邻的柱状凸块可以具有不同的高度，如此除了使所述芯片在安装上能 具有防呆的效果外，由于相邻的所述焊球在高度的错开，因此也可另外防止焊接时的短路，从而提闻焊接良品率。为达成本实用新型的前述目的，本实用新型提供一种半导体封装构造，其中所述半导体封装构造包含一基板，具有一上表面，所述上表面设有数个接垫，所述数个接垫上设有数个第一柱状凸块；以及ー芯片，具有一朝下的有源表面，所述有源表面上设有数个焊垫，所述数个焊垫上设有数个第二柱状凸块；其中，所述芯片叠设于所述基板上，所述芯片与所述基板之间保持一固定间距，所述第一柱状凸块与所述第二柱状凸块相对应，所述数个第一柱状凸块通过数个焊球电性连接于所述数个第二柱状凸块，所述数个第一柱状凸块具有不同的高度，所述数个第二柱状凸块对应具有不同的高度。在本实用新型的一实施例中，所述固定间距介于100至120微米；所述第一柱状凸块的高度介于40至60微米；及所述第二柱状凸块的高度对应介于60至40微米。在本实用新型的一实施例中，各二相邻的所述第一柱状凸块具有不同高度。在本实用新型的一实施例中，所述第一柱状凸块及所述第二柱状凸块选自铜柱凸块或镍柱凸块。在本实用新型的一实施例中，所述数个焊球预焊于所述第一柱状凸块的顶端，并与所述第一柱状凸块之间另有一润湿层；或所述数个焊球预焊于所述第二柱状凸块的顶端，并与所述第二柱状凸块之间另有ー润湿层。在本实用新型的一实施例中，所述基板的接垫上依序镀有ー粘着层及ー铜种子层，以结合所述第一柱状凸块；以及所述芯片的焊垫上镀有另一粘着层及另ー铜种子层(合称为底金属层)，以结合所述第二柱状凸块。在本实用新型的一实施例中，另包含一封装胶体，用以包覆保护所述芯片、所述数个第一柱状凸块、所述数个第二柱状凸块柱状凸块及所述数个焊球。另外，本实用新型提供另ー种半导体封装构造，其中所述半导体封装构造包含一基板，具有一上表面，所述上表面设有数个接垫，所述数个接垫上设有数个第一柱状凸块；以及ー芯片，具有一朝下的有源表面，所述有源表面上设有数个焊垫，所述数个焊垫上设有数个第二柱状凸块；其中，所述芯片叠设于所述基板上，所述芯片与所述基板之间保持一固定间距，所述第一柱状凸块与所述第二柱状凸块相对应，所述数个第一柱状凸块通过数个焊球电性连接于所述数个第二柱状凸块。在本实用新型的一实施例中，所述第一柱状凸块及所述第二柱状凸块的直径不同。在本实用新型的一实施例中，另包含一封装胶体，用以包覆保护所述芯片、所述数个第一柱状凸块、所述数个第二柱状凸块柱状凸块及所述数个焊球。
图I是ー现有倒装芯片的的封装构造的示意图。图2是本实用新型第一实施例基板与芯片结合前的示意图。图3是本实用新型第一实施例基板与芯片结合后的示意图。 图4是本实用新型第一实施例半导体封装构造的示意图。图5是本实用新型第二实施例半导体封装构造的示意图。
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂，下文特举本实用新型较佳实施例，并配合附图，作详细说明如下。再者，本实用新型所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是參考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。请參照图2、3及4所示，其掲示本实用新型第一实施例的半导体封装构造的制造方法的概要示意图，其中所述半导体封装构造的制造方法主要是用以预先在基板上制作柱状凸块(例如铜柱凸块Cu pillar bumps)，并且预先在芯片上制作柱状凸块，接着再利用柱状凸块相互结合来固定芯片。本实用新型将于下文利用图2至4逐一详细说明第一实施例的上述各步骤的制造过程及其加工原理。请參照图2所示，本实用新型第一实施例的半导体封装构造的制造方法首先是在一基板20上形成数个第一柱状凸块31，其中所述基板20是用于承载芯片及制作封装体的小型多层印刷电路板，所述基板20具有一上表面，所述上表面裸露有数个接垫21。在提供所述基板20后，接着可使用一光刻胶层(未绘示)覆盖所述基板20的上表面，并以掩膜进行曝光及显影作业，以使光刻胶层形成数个对应接垫21位置的窗ロ(未绘示)。随后，优选可先在所述光刻胶层露出的接垫21上依序蒸镀上ー钛粘着层(adhesive layer)及ー铜种子层(seedlayer)，但并不限于此，在图2中是概括性的以ー底金属层22来概要示意钛粘着层及铜种子层，所述底金属层22的厚度在纳米(nm)等级，所述底金属层22用以增加结合所述第一柱状凸块31的结合强度。接着，即可在所述光刻胶层露出的底金属层22上利用电镀エ艺形成所述第一柱状凸块31，其中所述第一柱状凸块31选自柱状凸块，例如铜柱凸块(Cu pillar bumps)或镍柱凸块。再者，每一所述第一柱状凸块31的ー顶端上预先形成ー焊球33，优选的所述焊球33与所述第一柱状凸块31之间可选择形成一润湿层(未绘示)，其中所述润湿层是蒸镀形成在所述第一柱状凸块31的顶端上，且厚度在纳米等级，所述润湿层例如为镍(Ni)、钒(V)或钛(Ti)的润湿层。所述焊球33是以电镀方式或印刷的方式在形成所述光刻胶层露出的第一柱状凸块31的润湿层上方，接着再进行加热使其成为半圆形或圆弧形，其中所述焊球33优选为无铅的锡基(Sn-based)焊料层。在形成所述底金属层22、第一柱状凸块31、润湿层及焊球33之后，接着即可移除所述光刻胶层，如此即可完成所述基板20的制作。另外，提供ー芯片40，其中所述芯片40具有一有源表面(即下表面)及一背面(即上表面)，所述有源表面朝下并设有数个焊垫41，及所述第一背面朝上，并且所述数个焊垫41上设有数个第二柱状凸块32。所述焊垫41上优选具有一底金属层42 (钛粘着层及铜种子层)，以便使所述焊垫41能顺利的与所述第一柱状凸块31上的焊球33形成良好的焊接结构。虽然，上述的所述数个焊球33是预焊于所述第一柱状凸块31的顶端，并与所述第一柱状凸块之间设有一润湿层，但本发明并不限于此。所述数个焊球33也可选择预焊于所述第二柱状凸块32的顶端，并与所述第二柱状凸块32之间设有ー润湿层。请參照图3所示，本实用新型第一实施例的半导体封装构造的制造方法接着是在组装时，利用回流焊(reflow)作业使所述基板20上的第一柱状凸块31的焊球33熔化，并对应焊接结合及电性连接在所述芯片40的焊垫41的第二柱状凸块32。在焊接结合后，所述焊球33变形成为介于所述第一柱状凸块31及所述第二柱状凸块32顶端之间的一环状焊料，且可稳固结合及电性连接所述第一柱状凸块31及所述第二柱状凸块32。优选的，在结合后所述芯片40的有源表面与所述基板20的上表面之间大概保持有100至120微米(Pm)的高度间距。所述固定间距D介于100至120 (ym)微米。其中，每ー对相结合的所述第一柱状凸块31与所述第二柱状凸块32的高度是对应的。举例来说，在維持所述固定间距D的条件下，若是所述第一柱状凸块31的长度较长，则对应的所述第二柱状凸块32的长度则较短；相反的，若是所述第一柱状凸块31的长度较短，则对应的所述第二柱状凸块32的长度则需要较长。优选的，所述第一柱状凸块31及所述第二柱状凸块32的高度分别介于40至60 (ii m)微米。请參照图4所示，本实用新型第一实施例的半导体封装构造的制造方法最后是利用一封装胶体50包覆保护所述芯片40、所述数个第一柱状凸块31、所述数个第二柱状凸块32及所述数个焊球33。所述封装胶体50主要的绝缘基材为环氧树脂(印oxy)，其用以保护封装构造内部的组件免于受到外界温度、湿度或大气的影响。再者，所述基板20的下表面此时也可以进行植球作业，以提供数颗锡球23，其中所述锡球23用以做为所述基板20的信号输入/输出组件。在完成本步骤之后，即可制作完成本实用新型第一实施例的半导体封装构造，其包含一基板20及ー芯片40，其中所述基板20具有一上表面，所述上表面设有数个接垫21，所述数个接垫21上设有数个第一柱状凸块31 ;所述芯片40具有一朝下的有源表面，所述有源表面上设有数个焊垫41，所述数个焊垫41上设有数个第二柱状凸块33。并且，所述芯片40叠设于所述基板20上，所述数个第一柱状凸块31与所述数个第二柱状凸块32相对应，并通过数个焊球33电性连接于所述数个第二柱状凸块32。其中，所述芯片40与所述基板20之间保持一固定间距D，所述数个第一柱状凸块31可具有不同的高度，所述数个第ニ柱状凸块32对应所述数个第一柱状凸块31的高度而具有不同的高度。再者，使用者可依实际需要来设计所述固定间距D、所述第一柱状凸块31及所述第二柱状凸块32的高度，以及所述数个第一柱状凸块31的高度排列方式。并且优选的，相邻的所述第一柱状凸块31可具有不同的高度，这样除了使所述芯片40的安装能具有防呆的效果外，相邻的所述焊球33 (位在所述第一柱状凸块31及所述第二柱状凸块32之间)在闻度上也可以错开，因此可防止焊接时的短路，从而提闻焊接品良率。此外，本实用新型因为使用所述柱状凸块31，32来固定所述芯片40，因此还可省略使用底部填充胶(underfill)来固定所述芯片40，而直接以所述封装胶体50来填入所述芯片40与所述基板20之间，这也可检减少点胶作业及材料的成本。请參照图5所示，本实用新型第二实施例的半导体封装构造相似于本实用新型第ー实施例，并大致沿用相同组件名称及图号，但第二实施例的差异特征在于所述第二实施例的半导体封装构造进ー步变化所述第一柱状凸块31及所述第二柱状凸块32的设计例如所述第一柱状凸块31及所述第二柱状凸块32的直径可选择不同，例如所述第一柱状凸块31的直径较所述第二柱状凸块32的直径为大；另外，每一所述第一柱状凸块31的高度也可以是相同的，因此每一所述第二柱状凸块32的高度也可以是相同的，但所述第一柱状凸块31的高度与所述第二柱状凸块32的高度可以是相同或不相同的。如上所述，相较于现有倒装芯片的封装技术因使用一般锡凸块而造成不良品使得废料成本居高不下的技术问题，图2至5的本实用新型是提供一种半导体封装构造，其是直接在基板20上制作柱状凸块31以及在芯片40上制作柱状凸块32，并且通过焊球33使上下柱状凸块31，32相接，以电性连接及固定所述芯片40于所述基板20上。如此，所述柱状凸块31，32除了也可用来稳固支撑芯片40タト，也可以提供较佳的散热性及耐热性。再者，相邻的柱状凸块31，32可以具有不同的高度，除了使所述芯片40在安装上能具有防呆的效果外，由于相邻的所述焊球33在高度的错开，因此可防止焊接时的短路，从而提高焊接品良率。本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。权利要求1.一种半导体封装构造，其特征在于所述半导体封装构造包含 一基板，具有一上表面，所述上表面设有数个接垫，所述数个接垫上设有数个第一柱状凸块；以及 ー芯片，具有一朝下的有源表面，所述有源表面上设有数个焊垫，所述数个焊垫上设有数个第二柱状凸块； 其中，所述芯片叠设于所述基板上，所述芯片与所述基板之间保持一固定间距，所述第一柱状凸块与所述第二柱状凸块相对应，所述数个第一柱状凸块通过数个焊球电性连接于所述数个第二柱状凸块，所述数个第一柱状凸块具有不同的高度，所述数个第二柱状凸块对应具有不同的高度。
2.如权利要求I所述的半导体封装构造，其特征在于所述固定间距介于100至120微米；所述第一柱状凸块的高度介于40至60微米；及所述第二柱状凸块的高度对应介于60至40微米。
3.如权利要求2所述的半导体封装构造，其特征在于各二相邻的所述第一柱状凸块具有不同高度。
4.如权利要求I所述的半导体封装构造，其特征在于所述第一柱状凸块及所述第二柱状凸块选自铜柱凸块或镍柱凸块。
5.如权利要求I所述的半导体封装构造，其特征在于所述数个焊球预焊于所述第一柱状凸块的顶端，并与所述第一柱状凸块之间另有一润湿层；或所述数个焊球预焊于所述第二柱状凸块的顶端，并与所述第二柱状凸块之间另有ー润湿层。
6.如权利要求I所述的半导体封装构造，其特征在于所述基板的接垫上依序镀有ー粘着层及ー铜种子层，以结合所述第一柱状凸块；以及所述芯片的焊垫上镀有另一粘着层及另ー铜种子层，以结合所述第二柱状凸块。
7.如权利要求I所述的半导体封装构造，其特征在于另包含一封装胶体，用以包覆保护所述芯片、所述数个第一柱状凸块、所述数个第二柱状凸块柱状凸块及所述数个焊球。
8.一种半导体封装构造，其特征在于所述半导体封装构造包含 一基板，具有一上表面，所述上表面设有数个接垫，所述数个接垫上设有数个第一柱状凸块；以及 ー芯片，具有一朝下的有源表面，所述有源表面上设有数个焊垫，所述数个焊垫上设有数个第二柱状凸块； 其中，所述芯片叠设于所述基板上，所述芯片与所述基板之间保持一固定间距，所述第一柱状凸块与所述第二柱状凸块相对应，所述数个第一柱状凸块通过数个焊球电性连接于所述数个第二柱状凸块。
9.如权利要求8所述的半导体封装构造，其特征在于所述第一柱状凸块及所述第二柱状凸块的直径不同。
10.如权利要求8所述的半导体封装构造，其特征在于另包含一封装胶体，用以包覆保护所述芯片、所述数个第一柱状凸块、所述数个第二柱状凸块柱状凸块及所述数个焊球。
专利摘要本实用新型公开一种半导体封装构造，其包含一基板及一芯片，所述芯片设于所述基板上，并保持一固定间距。其中，所述基板的上表面设有数个第一柱状凸块，所述芯片的下表面的有源表面设有数个第二柱状凸块，所述第一柱状凸块与所述第二柱状凸块相对应，并通过数个焊球使上下柱状凸块相接，以电性连接及固定所述芯片于所述基板上。如此，所述柱状凸块除了也可用来稳固支撑芯片外，也可以提供较佳的散热性及耐热性。再者，相邻的柱状凸块更可以具有不同的高度，除了使所述芯片在安装上能具有防呆的效果外，由于相邻的所述焊球在高度上的错开，因此可防止焊接时的短路，从而提高焊接品良率。
文档编号H01L23/485GK202394889SQ201120494508
公开日2012年8月22日 申请日期2011年12月2日 优先权日2011年12月2日
发明者方仁广 申请人:日月光半导体(上海)股份有限公司