半导体器件和可编程的非易失性存储设备的制作方法与工艺

技术特征：
1.一种半导体器件，包括：沟道、源极、和漏极，位于第一半导体鳍中，所述沟道位于所述源极与所述漏极之间；控制栅极，位于第二半导体鳍中；和浮置栅极，位于所述第一半导体鳍与所述第二半导体鳍之间，其中，所述控制栅极被构造为基于所述浮置栅极的程序化状态控制所述沟道。2.根据权利要求1所述的半导体器件，进一步包括位于所述浮置栅极与所述第一半导体鳍之间的第一介电区域。3.根据权利要求1所述的半导体器件，进一步包括位于所述浮置栅极与所述第二半导体鳍之间的第二介电区域。4.根据权利要求1所述的半导体器件，其中，所述第一半导体鳍位于第一介电区域与第三介电区域之间。5.根据权利要求1所述的半导体器件，其中，所述第二半导体鳍位于第二介电区域与第四介电区域之间。6.一种可编程的非易失性存储设备，包括：第一半导体鳍，包括第一沟道、第一源极、和第一漏极；第二半导体鳍，包括第二沟道、第二源极、和第二漏极，所述第二半导体鳍被构造为控制栅极；浮置栅极，位于所述第一半导体鳍与所述第二半导体鳍之间，其中，所述控制栅极被构造为基于所述浮置栅极的程序化状态控制所述沟道。7.根据权利要求6所述的可编程的非易失性存储设备，进一步包括位于邻近所述第一沟道的第一电极。8.根据权利要求6所述的可编程的非易失性存储设备，进一步包括位于邻近所述第二沟道的第二电极。9.一种可编程的非易失性存储设备，包括：第一半导体鳍，包括第一沟道、第一源极、和第一漏极；第一电极，位于邻近所述第一沟道；第二半导体鳍，包括第二沟道、第二源极、和第二漏极，所述第二半导体鳍被构造为控制栅极；第二电极，位于邻近所述第二沟道；浮置栅极，位于所述第一半导体鳍与所述第二半导体鳍之间，其中，所述控制栅极被构造为基于所述浮置栅极的程序化状态控制所述沟道。10.根据权利要求9所述的可编程的非易失性存储设备，其中，所述第一电极和所述第二电极包括金属。