用作cmos图像传感器arc层的多孔硅的制作方法
【专利摘要】用作CMOS图像传感器ARC层的多孔硅。提供一种半导体器件。该半导体器件包括通过衬底支撑的金属化层，设置在金属化层上方的二极管和部分掺杂的硅层，设置在二极管和部分掺杂的硅层上方的缓冲层；以及设置在缓冲层上方的抗反射涂层，该抗反射涂层由多孔硅形成。
【专利说明】用作CMOS图像传感器ARC层的多孔硅
[0001]相关申请交叉参考
[0002]本申请要求于2012年6月22日提交的名称为“POROUS SIAS CMOS IMAGE SENSORARC LAYER(用作CMOS图像传感器ARC层的多孔硅)”的美国临时申请专利号61/663，392的优先权，其全部内容结合于此作为参考。
【技术领域】
[0003]本发明涉及半导体器件，具体而言，涉及CMOS图像传感器。
【背景技术】
[0004]互补金属氧化物半导体图像传感器通常利用在半导体衬底的像素区阵列内形成的一系列光电二极管来感应光何时照射光电二极管。为了在所需时间传输由光电二极管内的感应光产生的信号，可以邻近每一个像素区内的每一个光电二极管形成转移晶体管。这些光电二极管和转移晶体管通过在所需时间操作转移晶体管实现在所需时间采集图像。
[0005]可以在前照式(FSI)配置或者背照式(BSI)配置中形成互补金属氧化物半导体图像传感器。在前照式配置中，光从形成转移晶体管的图像传感器的“前”面传递到光电二极管。然而，由于金属层、介电层以及转移晶体管可能不一定是透明的并且不易使光穿过，所以迫使光在到达光电二极管之前穿过任何上覆的金属层、介电层并传递到转移晶体管可能产生加工和/或操作问题。
[0006]在BSI配置中，转移晶体管、金属层以及介电层形成在衬底的前面上并且使得光从衬底的“背”面传递到光电二极管。像这样，光在到达转移晶体管、介电层或金属层之前照射光电二极管。这种配置可以降低制造图像传感器的复杂性并且改进图像传感器的操作。
[0007]为了减少光的反射，传统BSI器件可能采用抗反射涂层(ARC)。传统BSI器件中的ARC层可以由例如碳化硅(SiC)、氮化硅(SiN)或高k介电膜形成。
[0008]传统图像传感器还可以包括透明电极。透明电极可以由例如铟锡氧化物(ITO)或铟锌氧化物(IZO)形成。
【发明内容】
[0009]为了解决现有技术中存在的问题，根据本发明的一方面，提供了一种半导体器件，包括:金属化层，通过衬底支撑；二极管和部分掺杂的硅层，设置在所述金属化层的上方；缓冲层，设置在所述二极管和所述部分掺杂的硅层的上方；以及抗反射涂层，设置在所述缓冲层的上方，所述抗反射涂层由多孔硅形成。
[0010]在所述的半导体器件中，所述缓冲层由氧化物、若干分立的氧化物层、氮化硅(SiN)、碳化硅(SiC)以及高k介电膜中的一种形成。
[0011]在所述的半导体器件中，所述多孔硅的孔隙率介于约0%到约80%的范围内。
[0012]在所述的半导体器件中，所述多孔硅电连接到金属焊盘。
[0013]在所述的半导体器件中，所述多孔硅在负偏压下电连接到金属焊盘。[0014]在所述的半导体器件中，所述多孔硅在正偏压下电连接到金属焊盘。
[0015]在所述的半导体器件中，所述多孔硅通过原位掺杂工艺形成。
[0016]在所述的半导体器件中，所述多孔硅通过η型原位掺杂工艺形成。
[0017]在所述的半导体器件中，所述多孔硅通过P型原位掺杂工艺形成。
[0018]在所述的半导体器件中，所述多孔硅通过原位掺杂工艺采用介于约O个离子/cm2到约5Χ IO21个离子/cm2之间的掺杂剂量形成。
[0019]在所述的半导体器件中，所述金属化层是在背照式配置中定向的。
[0020]在所述的半导体器件中，所述金属化层是在前照式配置中定向的。
[0021]根据本发明的另一方面，提供了一种半导体器件，包括:金属化层，通过衬底支撑；二极管和部分掺杂的硅层，设置在所述金属化层的上方；缓冲层，设置在所述二极管和所述部分掺杂的硅层的上方，所述缓冲层由在第二氧化物层上方形成的第一氧化物层形成；抗反射涂层，设置在所述缓冲层的上方，所述抗反射涂层由多孔硅形成；以及金属焊盘，电连接到所述多孔硅。
[0022]在所述的半导体器件中，所述多孔硅的孔隙率介于约0%到约80%的范围内。
[0023]在所述的半导体器件中，所述多孔硅通过η型原位掺杂工艺或P型原位掺杂工艺形成。
[0024]在所述的半导体器件中，所述金属化层是在背照式配置中定向的。
[0025]在所述的半导体器件中，所述第一氧化物层是远程等离子体氧化物，所述第二氧
化物层是高质量薄氧化物层。
[0026]根据本发明的又一方面，提供了一种形成半导体器件的方法，包括:在衬底上方形成金属化层；在所述金属化层上方形成二极管和部分掺杂的硅层；在所述二极管和所述部分掺杂的硅层的上方形成缓冲层；以及在所述缓冲层上方形成由多孔硅组成的抗反射涂层。
[0027]所述的方法还包括使用原位掺杂工艺形成由所述多孔硅组成的所述抗反射涂层。
[0028]所述的方法还包括将所述多孔硅电连接到金属焊盘。
【专利附图】
【附图说明】
[0029]为了更充分地理解本发明及其优点，现在将参考结合附图所进行的以下描述，其中:
[0030]图1是现有技术BSI器件的代表性部分的截面图；
[0031]图2是使用多孔硅(Si)的实施例BSI器件的代表性部分的截面图；
[0032]图3是具有更多细节的实施例BSI器件的截面图；
[0033]图4是具有金属接触件的图3的BSI器件的截面图；
[0034]图5是通过原位掺杂形成多孔硅的图3的BSI器件的截面图；以及
[0035]图6示出如何用掺杂调节图3的BSI器件中硅的表面状况的能带图。
[0036]除非另有说明，不同附图中相同的数字和符号通常是指相同的部件。绘制附图是为了清楚地阐明实施例的相关方面并且附图不必成比例绘制。
【具体实施方式】[0037]在下面详细论述本发明优选实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所讨论的具体实施例仅是示例性的，而不用于限制本发明的范围。
[0038]就具体情况下的优选实施例，也就是背照式(BSI)半导体器件来描述本发明。然而，本发明的构思也可以适用于前照式(FSI)配置或其他的半导体结构或电路。
[0039]参照图1，示出传统背照式(BSI)器件10的代表性部分的截面图。如图1所示，传统BSI器件10的代表性部分包括支撑高质量薄氧化物层14的硅衬底12。远程等离子体氧化物层(RPO Ox) 16设置在薄氧化物层14的上方，并且抗折射涂层(ARC) 18 (又称抗反射涂层)设置在远程等离子体氧化物层16的上方。传统BSI器件10中的ARC 18通常是碳化硅(SiC)、氮化硅(SiN)或高k介电膜。
[0040]现参照图2，示出实施例背照式(BSI)器件20的代表性部分的截面图。如图2所示，用于形成图1中的传统BSI器件10中的ARC 18的碳化硅(SiC)、氮化硅(SiN)或高k介电膜已被多孔硅(Si) 22代替。换句话说，BSI器件20中的ARC 18由多孔Si 22形成。如下面将更充分说明的，多孔Si 22用作ARC为实施例BSI器件提供超低反射率和更小的吸收系数，这导致更高的光传输。
[0041]多孔硅(p-Si)是化学元素硅的一种形式，它是在微观结构中引入纳米孔洞。多孔硅具有多种特性，包括允许在硅中发射光和提供大的表面容积比。通常使用电化学蚀刻工艺形成多孔硅。例如，可以通过在含氢氟酸(HF)的电解质水溶液或非水溶液中蚀刻晶体硅来生产多孔娃。
[0042]现参照图3，提供具有更多细节的实施例BSI器件30的截面图。如图所示，BSI器件30包括支撑若干金属化层34(Μ1、Μχ、ΤΜ)的载具晶圆32。为定向的目的，在BSI器件30的前面36设置载具晶圆32。仍参照图3，二极管38设置在金属化层34上方。通常二极管38嵌入P型掺杂硅层40中或被P型掺杂硅层40封装。在实施例中，硅40的上层是高度P型掺杂(P+)的。
[0043]在图3中，为便于说明，将远程等离子体氧化物层16和高质量薄氧化物层14(图2)描述成标记RPO OX 16的单层。远程等离子体氧化物层16和/或高质量薄氧化物层14在本文中可以统称为缓冲层。在实施例中，不是由氧化物或若干层氧化物形成，缓冲层也可以由诸如例如氮化硅(SiN)、碳化硅(SiC)、氮碳化硅(SiCN)、氧化铪(HfO2)、二氧化钛(TiO2)、氧化招(Al2O3)、高k介电膜等另一合适的介电材料形成。
[0044]如图3所示，多孔Si 22设置在远程等离子体氧化物层16的上方。可以形成具有大范围孔隙率百分比的多孔Si 22。确实，在实施例中，多孔Si22的孔隙率百分比介于约0% (即，多晶硅)和约80%之间。在实施例中，多孔Si 22是高度掺杂的。在实施例中，多孔Si 22掺杂有P型杂质。在实施例中，多孔Si 22的功能或作用类似于抗反射涂层。鉴于此，多孔Si 22在本文中可以被称为抗反射涂层或ARC。在实施例中，重掺杂多孔Si 22以使其具有金属的特性或类似于金属的特性。就多孔Si 22来说，孔隙率指在多孔Si 22中空隙与Si的比率。多孔Si 22 ( S卩，ARC膜)的折射率η和吸收系数k的值是孔隙率的函数。用于多孔Si 22的原位掺杂工艺可以改变硅40中的电荷分布(图6)。
[0045]仍参照图3，钝化氧化物层42形成在多孔Si 22的上方。接下来，在钝化氧化物42的上方形成粘附层44。其后，可以将诸如例如滤色镜(CF)和微透镜(ML) 46的其他材料添加到BSI器件30。为定向的目的，滤色镜和微透镜46设置在BSI器件30的背面48。
[0046]现参照图4，示出BSI器件30。如图4所示，在BSI器件30中向下至多孔Si 22形成金属接触件(焊盘)50。像这样，将金属接触件50和多孔Si 22电连接起来。当多孔Si 22在负偏压52下连接金属接触件50时，将在硅40的表面或表面附近积累孔洞。与此相反，如果多孔Si 22在正偏压下连接，将积累电子。
[0047]显而易见的是，在传统BSI器件10 (图1)采用碳化硅(SiC)、氮化硅(SiN)或高k介电膜代替多孔Si 22作为抗折射涂层18时，抗折射涂层18在负偏压下不能连接到金属接触件(例如，金属接触件50)，如图4所示。
[0048]现参照图5，使用原位硼掺杂工艺形成BSI器件30的多孔Si 22。在实施例中，多孔Si 22高度掺杂有P型杂质。虽然如此，也可以使用η型原位掺杂工艺或类型形成多孔Si 22。此外，在实施例中，原位掺杂剂量可以介于约O个离子/cm2到约5Χ1021个离子/cm2。在实施例中，当多孔Si 22用作抗折射层时，实施例BSI器件30具有低反射率，约为百分之一(1%)。图4至图5示出可以用于改进CIS暗电流(DC)和白像素(WP)性能的电位法。图4至图5的方法可以单独实施或结合使用来使硅40带电。
[0049]现参照图6，能带图54示出可以如何用掺杂调节硅40的表面状况(图3至图5)。例如，如果为高功函数材料的多孔Si 22掺杂有P型杂质，将会在硅40或其附近处诱导产生孔洞。与此相反，如果多孔Si 22掺杂有η型杂质，将会诱导电子。
[0050]例如，在图6中，图的左侧表示多孔Si 22。图54的中央部分表示远程等离子体氧化物16和/或薄氧化物14。图54的右侧表示衬底40。本征带(Ei)设置在导带(Ε。)和价带(Ev)之间，并且远程等离子体氧化物16两侧的费米能级相等。如果导带(Ε。)和价带(Ev)的曲线如图6所示上升，将会累积孔。与此相反，如果导带和价带的曲线下降，将会累积电子。参照图6并且通过实例，在硅40是P型掺杂且多孔Si 22是重P型掺杂时，会邻近娃40的表面形成孔。孔通过h+表示。
[0051]虽然本发明提供了示例性实施例，但并不打算以限制性意义来解释本说明书。在参照本说明书之后，对示例性实施例的各种修改和组合以及其他的实施例对本领域技术人员来说是显而易见的。因此所附的权利要求预期包括任何这样的修改或实施例。
【权利要求】
1.一种半导体器件，包括: 金属化层，通过衬底支撑； 二极管和部分掺杂的硅层，设置在所述金属化层的上方； 缓冲层，设置在所述二极管和所述部分掺杂的硅层的上方；以及 抗反射涂层，设置在所述缓冲层的上方，所述抗反射涂层由多孔硅形成。
2.根据权利要求1所述的半导体器件，其中，所述缓冲层由氧化物、若干分立的氧化物层、氮化娃(SiN)、碳化娃(SiC)以及高k介电膜中的一种形成。
3.根据权利要求1所述的半导体器件，其中，所述多孔硅的孔隙率介于约0%到约80%的范围内。
4.根据权利要求1所述的半导体器件，其中，所述多孔硅电连接到金属焊盘。
5.根据权利要求1所述的半导体器件，其中，所述多孔硅在负偏压或者正偏压下电连接到金属焊盘。
6.根据权利要求1所述的半导体器件，其中，所述多孔硅通过原位掺杂工艺、η型原位掺杂工艺、或者P型原位掺杂工艺形成。
7.根据权利要求1所述的半导体器件，其中，所述多孔硅通过原位掺杂工艺采用介于约O个离子/cm2到约5Χ IO21个离子/cm2之间的掺杂剂量形成。
8.根据权利要求1所述的半导体器件，其中，所述金属化层是在背照式配置或者前照式配置中定向的。
9.一种半导体器件，包括: 金属化层，通过衬底支撑； 二极管和部分掺杂的硅层，设置在所述金属化层的上方； 缓冲层，设置在所述二极管和所述部分掺杂的硅层的上方，所述缓冲层由在第二氧化物层上方形成的第一氧化物层形成； 抗反射涂层，设置在所述缓冲层的上方，所述抗反射涂层由多孔硅形成；以及 金属焊盘，电连接到所述多孔硅。
10.一种形成半导体器件的方法，包括: 在衬底上方形成金属化层； 在所述金属化层上方形成二极管和部分掺杂的娃层； 在所述二极管和所述部分掺杂的硅层的上方形成缓冲层；以及 在所述缓冲层上方形成由多孔硅组成的抗反射涂层。
【文档编号】H01L27/146GK103515400SQ201210439407
【公开日】2014年1月15日 申请日期:2012年11月6日 优先权日:2012年6月22日
【发明者】丁世汎, 江彦廷, 王俊智 申请人:台湾积体电路制造股份有限公司