半导体装置和显示装置制造方法
【专利摘要】本发明的半导体装置（100）具有二极管元件（10）。二极管元件（10）具有：与薄膜晶体管的栅极电极由相同的导电膜形成的第一电极（3）；氧化物半导体层（5）；和与薄膜晶体管的源极电极由相同的导电膜形成，并且与氧化物半导体层（5）接触的第二电极（6）和第三电极（7）。氧化物半导体层（5）在第一电极（3）与第二电极（6）之间、以及第一电极（3）与第三电极（7）之间分别具有偏置区域（19）。
【专利说明】半导体装置和显示装置
【技术领域】
[0001]本发明涉及具备薄膜晶体管(TFT)的半导体装置和具有这样的半导体装置的显示
>J-U装直。
【背景技术】
[0002]近年来，使用具有铟(In)、锌(Zn)或镓(Ga)等的氧化物半导体层的TFT (氧化物 半导体TFT)的开发积极地进行(例如专利文献I?3)。氧化物半导体TFT具有迁移率高的 特性，因此，例如被期待能够使具备氧化物半导体TFT的液晶显示装置的显示品质提高。
[0003]另一方面，半导体装置的制造工艺包括容易产生静电的工序，由于静电，会发生特 性改变、或静电击穿，因此，存在具备TFT的半导体装置的良品率下降的问题。特别是在液 晶显示装置的TFT基板(半导体装置)中，存在由产生的静电引起的成品率下降的问题。
[0004]因此，提出了具备用于防止由静电引起的损坏的各种单元的TFT基板(例如专利 文献4)。专利文献4中公开了为了防止静电击穿而设置有二极管环的TFT基板。
[0005]现有技术文献
[0006]专利文献
[0007]专利文献1:日本特开2003-298062号公报
[0008]专利文献2:日本特开2009-253204号公报
[0009]专利文献3:日本特开2008-166716号公报
[0010]专利文献4:日本特开平11-271722号公报
【发明内容】
[0011]发明要解决的技术问题
[0012]但是，本发明人发现:即使在具备氧化物半导体TFT的半导体装置中采用专利文 献4中公开的静电防止用的二极管环，在进行驱动的电压附近，氧化物半导体层的电阻值 小，作为静电防止用的二极管环也存在不良情况。对于在绝缘基板上具备迁移率高的氧化 物半导体TFT并且具备双向的静电防止用二极管环的半导体装置的制造方法，这是共同的 技术问题。
[0013]本发明是鉴于上述问题而做出的，其目的在于，提供在具备氧化物半导体TFT的 半导体装置中，能够防止由静电引起的损坏的半导体装置和具备这样的半导体装置的显示
>J-U装直。
[0014]用于解决技术问题的手段
[0015]本发明的实施方式的半导体装置具有:绝缘基板；在上述绝缘基板上形成的多个 配线；多个薄膜晶体管；和多个二极管元件，该多个二极管元件各自将上述多个配线中的 2条配线相互电连接，上述半导体装置的特征在于，上述多个二极管元件各自具有:与上述 薄膜晶体管的栅极电极由相同的导电膜形成的第一电极；在上述第一电极上形成的氧化物 半导体层；和与上述薄膜晶体管的源极电极由相同的导电膜形成，并且与上述氧化物半导体层接触的第二电极和第三电极，上述氧化物半导体层在上述第一电极与上述第二电极之 间、以及上述第一电极与上述第三电极之间分别具有偏置区域，在从上述绝缘基板的法线 方向看时，上述偏置区域与上述第一电极不重叠。
[0016]在一个实施方式中，在从上述绝缘基板的法线方向看时，上述偏置区域与上述第 一电极、第二电极和第三电极均不重叠。
[0017]在一个实施方式中，上述偏置区域的与沟道方向平行的方向的宽度为3 iim以上 5 u m以下。
[0018]在一个实施方式中，上述多个二极管元件彼此方向相反地并联地电连接。
[0019]在一个实施方式中，上述氧化物半导体层含有In、Ga和Zn中的至少I种。
[0020]在一个实施方式中，上述多个配线包括多个源极配线和多个栅极配线，上述多个 二极管元件包括将2条源极配线相互电连接的二极管元件和将2条栅极配线相互电连接的 二极管元件中的至少I种。
[0021]在一个实施方式中，上述多个配线还包括多个辅助电容配线、共用电极配线和多 个检查信号配线中的任意配线，上述多个二极管元件包括:将2条源极配线相互电连接的 二极管元件、将2条栅极配线相互电连接的二极管元件、将栅极配线与辅助电容配线相互 电连接的二极管元件、将源极配线与辅助电容配线相互电连接的二极管元件、将辅助电容 配线与共用电极配线相互电连接的二极管元件、将栅极配线与共用电极配线相互电连接的 二极管元件、将源极配线与共用电极配线相互电连接的二极管元件、或将2条检查信号配 线相互电连接的二极管元件。
[0022]本发明的实施方式的显示装置具有上述的半导体装置。
[0023]发明效果
[0024]根据本发明，能提供在具备氧化物半导体TFT的半导体装置中，能够防止由静电 引起的损坏的半导体装置和具备这样的半导体装置的显示装置。
【专利附图】
【附图说明】
[0025]图1 (a)是本发明的实施方式的半导体装置100的等价电路图，(b)是表示二极 管元件10的电压-电流特性的曲线图。
[0026]图2 (a)是具备二极管元件10的半导体装置100的示意性的平面图，(b)是沿(a) 的1-1’线的示意性的截面图。
[0027]图3是对二极管元件10的电特性进行说明的曲线图。
[0028]图4 (a)?(e)是对二极管元件10的制造工序进行说明的图。
[0029]图5 (a)?(e)是对像素用TFT的制造工序进行说明的图。
[0030]图6是对检查信号配线进行说明的等价电路图。
【具体实施方式】
[0031]以下，参照附图，对本发明的实施方式的半导体装置的制造方法和通过这样的制 造方法制造的半导体装置(在此为液晶显示装置用的TFT基板)的结构进行说明。本实施方 式的TFT基板包括各种显示装置(例如液晶显示装置或EL显示装置)的TFT基板。
[0032]以下，参照图1和图2，对本发明的实施方式的半导体装置100进行说明。图1(a)是半导体装置100的等价电路图，图1 (b)是表示二极管元件10的电压(V)-电流(I)特性的曲线图。此外，图1 (a)中也记载有液晶电容40。[0033]如图1 (a)所示，半导体装置100具备:相互平行地排列的多个栅极配线14 ;与栅极配线14正交的多个源极配线16 ;分别设置在由栅极配线14和源极配线16包围的矩形区域的像素电极(未图示)；和配置在栅极配线14与源极配线16的交叉部附近的薄膜晶体管(有时也称为像素用TFT)50。栅极配线14和源极配线16分别与薄膜晶体管50电连接。 栅极配线14与栅极端子14t电连接，源极配线16与源极端子16t电连接。栅极端子14t 和源极端子16t分别与外部配线(未图示)电连接。薄膜晶体管50与像素电极电连接，作为对各像素的液晶电容(像素电容)40施加电压的开关元件发挥作用。液晶电容40由一对电极和液晶层形成，与像素用TFT的漏极电极连接的电极为像素电极，另一个电极为相对电极。相对电极形成在以隔着液晶层与TFT基板相对的方式配置的相对基板上。此外，在IPS (In-Plane Switching:面内开关)模式或 FFS (Fringe Field Switching:边缘场开关)模式的液晶显示装置的情况下，不在相对基板上形成相对电极。
[0034]在相互相邻的2条源极配线(例如源极配线16 Cm)与16 (m+l?之间，形成有具有与薄膜晶体管50的氧化物半导体层由相同的氧化物半导体膜形成的氧化物半导体层的短路环用的二极管元件IOA和10B。在此例示的二极管元件IOA和IOB具有使TFT的源极电极和栅极电极短路的结构，也被称为“TFT型二极管”。
[0035]二极管元件IOA和二极管元件IOB中，电流流动的方向相互相反。例如，二极管元件IOA (m)从源极配线16 (m)向源极配线16 (m+1)流动电流,二极管元件IOB (m)从源极配线16 (m+1)向源极配线16 (m)流动电流。如在此例示的那样，通过在所有相互相邻的2条源极配线将二极管元件IOA和IOB并联连接，形成由二极管元件IOA构成的短路环 20A和由二极管元件IOB构成的短路环20B，短路环20A和短路环20B构成短路环20。短路环20能够向双方流动电流(扩散电荷)。二极管元件IOA和IOB也可以配置在栅极配线14 (n)与栅极配线14 (n+1)之间，将栅极配线14 (n)与栅极配线14 (n+1)电连接。
[0036]另外，半导体装置100还可以包括多个辅助电容配线、共用电极配线或多个检查信号配线。在该情况下，二极管元件IOA和IOB可以配置在栅极配线14与辅助电容配线之间、源极配线与辅助电容配线之间、辅助电容配线与共用电极配线之间、栅极配线与共用电极配线之间、源极配线与共用电极配线之间、或者2条检查信号配线之间，将各个配线电连接。在此，共用电极配线，例如，在半导体装置100用于液晶显示装置的情况下，是和在与半导体装置100相对的基板上形成的相对电极电连接的配线。另外，检查信号配线是用于检查像素用TFT的电特性的配线。此外，关于检查信号配线的详细情况，已在日本特开 2005-122209号公报和美国专利第6624857号说明书中公开。为了参考，本说明书中援用日本特开2005-122209号公报和美国专利第6624857号说明书中公开的全部内容。
[0037]图6是对检查信号配线进行说明的等价电路图。如图6所示，在半导体装置100 中，例如设置有3条检查信号配线26R、26G、26B、检查用TFT27a和检查用控制信号线28。各检查信号配线26R、26G、26B各自例如与检查用TFT27a的漏极电极电连接。另外，各源极配线16 (16 Cm)-16 (m+3))例如与检查用TFT27a的源极电极电连接。检查用TFT27a的栅极电极与检查用控制信号线28电连接，对检查用TFT27a进行控制。二极管元件10例如配置在与电连接到相同的检查用信号配线26R、26G、26B的检查用TFT27a连接的源极配线16 (m)与16 (m+3)之间，与源极配线16 (m)和源极配线16 (m+3)连接。
[0038]图1 (b)所示的曲线图是表示二极管元件10的电压(V)-电流(I)特性的曲线图。
[0039]如图1 (b)所示，二极管元件10的击穿电压为20V以上400V以下。在对二极管 元件10的半导体层施加击穿电压以下的电压的情况下，在二极管元件10中不会流动电流， 因此，源极配线16 (m)与源极配线16 (m+3)之间绝缘。当对二极管元件10的半导体层施 加超过击穿电压的电压时，在二极管元件10中流动电流，源极配线16 Cm)与源极配线16 (m+3)电连接。
[0040]另外，虽然没有图示，但是也可以在相互相邻的2条栅极配线(例如栅极配线14 (n)与14 (n+1))之间形成短路环用的二极管元件。另外，也可以在栅极配线14与源极配 线16之间形成短路环用的二极管元件，并将源极配线用的短路环与栅极配线用的短路环 相互连接。
[0041]在半导体装置100中，当有静电从外部进入任一个源极配线16 (或/和栅极配线 14)时，与源极配线16 (或/和栅极配线14)电连接的二极管元件IOA和IOB的栅极导通， 电荷依次向相邻的源极配线16 (或/和栅极配线14)扩散。其结果，全部源极配线16 (或 /和栅极配线14)成为相等电位，因此，能够抑制薄膜晶体管50由于静电而受到损坏。
[0042]图2是对短路环用的二极管元件10 (10A和10B)进行说明的图。图2 Ca)是二 极管元件10的示意性的平面图，图2 (b)是沿图2 Ca)的1-1’线的截面图。
[0043]如图2 Ca)和图2 (b)所示，二极管元件10具有:与在绝缘基板I上形成的薄膜 晶体管(例如像素用TFT) 50 (未图示)的栅极电极由相同的导电膜形成的第一电极3 (3a 和3b);在第一电极3上形成的第一绝缘层4 ;形成在第一绝缘层4上，并且与薄膜晶体管 50的氧化物半导体层由相同的氧化物半导体膜形成的氧化物半导体层5 (5a和5b);和与 氧化物半导体层5接触，并且与薄膜晶体管50的源极电极由相同的导电膜形成的第二电极 6和第三电极7。在氧化物半导体层5的第一电极3与第二电极6之间、以及第一电极3与 第三电极7之间，分别形成有偏置区域19。在从绝缘基板I的法线方向看时，偏置区域19 与第一电极3不重叠。另外，优选在从绝缘基板I的法线方向看时，偏置区域19与第一电 极3、第二电极6和第三电极7均不重叠。第二电极6与源极配线16 Cm)电连接，第三电 极7与源极配线16 (m+1)电连接。另外，二极管元件IOA的第一电极3a通过透明电极11 与第二电极6电连接。二极管元件IOB的第一电极3b通过透明电极11与第三电极7电连 接。
[0044]另外，以覆盖氧化物半导体层5的方式形成有第二绝缘层8，在第二绝缘层8上形 成有感光性的有机绝缘层9。另外，也可以在氧化物半导体层5之上形成刻蚀阻挡层。另 夕卜，也有可以不形成有机绝缘层9的情况。
[0045]二极管元件10的沟道长度L例如为30 u m,沟道宽度W例如为5 ii m,偏置区域19 的与沟道方向平行的方向的宽度(偏置区域宽度)W’例如为3 iim。另外，沟道长度L例如优 选为IOiim以上50iim以下,沟道宽度W例如优选为2 y m以上IOiim以下,偏置区域宽度 r优选为1.5 y m以上5 y m以下。当采用这样的沟道长度L、沟道宽度W和偏置区域宽度 r时，二极管元件10作为具有如上所述的特性的短路环用的二极管元件发挥作用。
[0046]第一电极3、第二电极6、第三电极7、栅极配线14和源极配线16具有例如下层为 Ti (钛)层且上层为Cu (铜)层的叠层结构。下层的厚度例如为30nm?150nm。上层的厚度例如为200nm?500nm。另外，例如上层可以不是Cu层而是Al (铝)层，另外，第一电极
3、第二电极6、第三电极7和源极配线16也可以具有例如仅具有Ti层的单层结构。
[0047]第一绝缘层4和第二绝缘层8具有例如含有SiNx (氮化硅)的单层结构。第一绝 缘层4和第二绝缘层8的厚度例如分别为IOOnm?500nm。
[0048]氧化物半导体层5例如为含有In (铟)、Ga (镓)和Zn (锌)中的至少任I种元素 的氧化物半导体层。在本实施方式中，氧化物半导体层5为含有In、Ga和Zn的非晶氧化物 半导体层(a-1GZO层)。氧化物半导体层5的厚度例如为20nm?200nm。
[0049]有机绝缘层9的厚度例如为3 ii m。
[0050]透明电极11例如由ITO (Indium Tin Oxide:铟锡氧化物)形成。透明电极11的 厚度例如为50nm?200nm。
[0051]接着，参照图3，对二极管元件10的电特性进行说明。图3是表示以下说明的元 件的电压(V)-电流(I)特性的曲线图。图3中的曲线Cl是表示半导体装置100具有的像 素用的氧化物半导体TFT的栅极电压(V)-电流(I)特性的曲线。曲线C2是表示二极管元 件10的电压(V)-电流(I)特性的曲线。曲线C3是表示具有一般使用的非晶硅(a-Si)层 作为半导体层的短路环用的二极管元件(a-Si 二极管元件)的电压(V)-电流(I)特性的曲 线。
[0052]从图3可知，像素用TFT当施加电压的绝对值变大时，氧化物半导体层的电阻值变 小，因此，电流值的绝对值变大。也就是说，氧化物半导体层的迁移率高，因此，在施加高电 压的情况下，难以将半导体层的电阻值调整到几MQ?几百MQ。因此，具有像素用TFT那 样的结构的二极管元件难以作为短路环用的二极管元件发挥作用。另一方面，将二极管元 件10的电特性和a-Si 二极管元件的电特性进行比较可知，曲线C2与曲线C3大致一致，二 极管元件10能够作为短路环用的二极管元件发挥作用。这是因为二极管元件10具有偏置 区域19，二极管元件10的氧化物半导体层5的电阻变高。
[0053]接着，参照图4和图5，对本发明的实施方式的半导体装置100的制造方法进行说 明。图4是对二极管元件10的制造方法进行说明的图，图5是对像素用TFT的制造方法进 行说明的图。另外，在此说明的二极管元件10和像素用TFT通过一系列的工艺来形成。此 夕卜，半导体装置100的制造方法并不限定于以下说明的方法。例如，也能够使用国际公开第 2012/011258号中公开的半导体装置的制造方法来形成二极管元件10。为了参考，本说明 书中援用国际公开第2012/011258号的全部公开内容。
[0054]首先，对二极管元件10的制造方法进行说明。
[0055]如图4 (a)所示，在绝缘基板(例如玻璃基板)I上，利用公知的方法形成具有下层 为Ti层且上层为Cu层的叠层结构的第一电极3。第一电极3与后述的像素用TFT的栅极 电极53由相同的导电膜形成。第一电极3的下层的厚度例如为30nm?150nm。第一电极 3的上层的厚度例如为200nm?500nm。上层可以不是Cu层而是例如Al层，另外，第一电 极3也可以具有例如仅由Ti层形成的单层结构。
[0056]接着，如图4 (b)所示，在第一电极3上，利用公知的方法形成例如含有SiNx的第 一绝缘层4。第一绝缘层4的厚度例如为IOOnm?500nm。
[0057]接着，在第一绝缘层4上，利用公知的方法形成氧化物半导体膜。氧化物半导体膜 例如由a-1GZO膜形成。氧化物半导体膜由形成像素用TFT的半导体层的半导体膜形成。氧化物半导体膜的厚度例如为50nm?300nm。
[0058]接着，利用公知的方法对氧化物半导体膜进行图案化，形成氧化物半导体层5。
[0059]接着，在氧化物半导体层5上，利用公知的方法形成具有下层为Ti层且上层为Cu层的叠层结构的导电膜。导电膜由与后述的像素用TFT的源极电极56相同的导电膜形成。例如，上层可以不是Cu层而是例如Al层，另外，导电膜也可以具有例如仅由Ti层形成的单层结构。下层的厚度例如为30nm?150nm。上层的厚度例如为200nm?500nm。
[0060]接着，如图4 (c)所示，利用公知的方法对导电膜进行图案化，形成第二电极6和第三电极7。此时，也形成偏置区域19。在从绝缘基板I的法线方向看时，偏置区域19形成为与第一电极3、第二电极6和第三电极7均不重叠。
[0061]接着，如图4 (d)所示，在第二电极6和第三电极7上，利用公知的方法形成第二绝缘层8。第二绝缘层8例如由SiNx (氮化硅)形成。例如，第二绝缘层8的厚度例如为IOOnm ?500nm。
[0062]接着，在第二绝缘层8上，利用公知的方法形成感光性的有机绝缘层9。有机绝缘层9例如由感光性的丙烯酸树脂形成。有机绝缘层9的厚度例如为3 μ m。
[0063]接着，如图4 (e)所示，在有机绝缘层9上，利用公知的方法形成透明电极11。透明电极11例如由ITO形成。透明电极11的厚度例如为50nm?200nm。通过形成透明电极11，如图2 (a)所示，第一电极3与第二电极6或第三电极7在形成于第二绝缘层8和有机绝缘层9中的接触孔内电连接。
[0064]接着，参照图5 Ca)?图5 (e)，对像素用TFT的制造方法进行说明。
[0065]如图5 (a)所示，在绝缘基板(例如玻璃基板)I上，利用公知的方法形成具有下层为Ti层且上层为Cu层的叠层结构的栅极电极53。栅极电极53的大小比第一电极3大。
[0066]接着，如图5 (b)所示，在栅极电极53上，利用公知的方法形成例如含有SiNx的第一绝缘层4。第一绝缘层4的厚度例如为IOOnm?500nm。
[0067]接着，在第一绝缘膜4上，利用公知的方法形成氧化物半导体膜。氧化物半导体膜例如由a-1GZO膜形成。氧化物半导体膜的厚度例如为50nm?300nm。
[0068]接着，利用公知的方法对氧化物半导体膜进行图案化，形成氧化物半导体层55。
[0069]接着，在氧化物半导体层55上，利用公知的方法形成具有下层为Ti层且上层为Cu层的叠层结构的导电膜。上层可以不是Cu层而是例如Al层，另外，导电膜也可以具有例如仅由Ti层形成的单层结构。下层的厚度例如为30nm?150nm。上层的厚度例如为200nm?500nmo
[0070]接着，如图5 (c )所示，利用公知的方法对导电膜进行图案化，形成源极电极56和漏极电极57。此时，栅极电极53形成得比第一电极3大，因此，不形成上述的偏置区域19。
[0071]接着，如图5 (d)所示，利用公知的方法在源极电极56和漏极电极57上形成第二绝缘层8。第二绝缘层8例如由SiNx (氮化硅)形成。例如，第二绝缘层8的厚度例如为IOOnm ?500nm。
[0072]接着，在第二绝缘层8上，利用公知的方法形成感光性的有机绝缘层9。有机绝缘层9例如由感光性的丙烯酸树脂形成。有机绝缘层9的厚度例如为3 μ m。
[0073]接着，如图5 (e)所示，在有机绝缘层9上，利用公知的方法形成像素电极61。像素电极61由透明电极形成，例如由ITO形成。像素电极61的厚度例如为50nm?200nm。[0074]这样，二极管元件10和像素用TFT能够通过至少一部分工序为共用工序的制造工艺来制造。因此，能够高效率地制造半导体装置100。
[0075]本发明的实施方式的半导体装置及其制造方法并不限于上述的例子，也包括希望防止静电的情况。
[0076]综上，根据本发明，能提供在具备氧化物半导体TFT的半导体装置中，能够防止由静电引起的损坏的半导体装置的制造方法和通过这样的制造方法制造的半导体装置。
[0077]产业上的可利用性
[0078]本发明能够广泛应用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光 (EL)显示装置和无机电致发光显示装置等显示装置、图像传感装置等摄像装置、图像输入装置、指纹读取装置等具备薄膜晶体管的半导体装置。
[0079]符号说明
[0080]I绝缘基板
[0081]3、3a、3b 第一电极
[0082]4、8、9绝缘层
[0083]5、5a、5b 氧化物半导体层
[0084]6第二电极
[0085]7第三电极
[0086]10、10AU0B 二极管元件
`[0087]11透明电极
[0088]19偏置区域
[0089]100半导体装置。
【权利要求】
1.一种半导体装置，其具有:绝缘基板；在所述绝缘基板上形成的多个配线；多个薄膜晶体管；和多个二极管元件，该多个二极管元件各自将所述多个配线中的2条配线相互电连接， 所述半导体装置的特征在于:所述多个二极管元件各自具有:与所述薄膜晶体管的栅极电极由相同的导电膜形成的第一电极；在所述第一电极上形成的氧化物半导体层；和与所述薄膜晶体管的源极电极由相同的导电膜形成，并且与所述氧化物半导体层接触 的第二电极和第三电极，所述氧化物半导体层在所述第一电极与所述第二电极之间、以及所述第一电极与所述 第三电极之间分别具有偏置区域，在从所述绝缘基板的法线方向看时，所述偏置区域与所 述第一电极不重叠。
2.如权利要求1所述的半导体装置，其特征在于:在从所述绝缘基板的法线方向看时，所述偏置区域与所述第一电极、第二电极和第三 电极均不重叠。
3.如权利要求1或2所述的半导体装置，其特征在于:所述偏置区域的与沟道方向平行的方向的宽度为3 y m以上5 y m以下。
4.如权利要求1?3中任一项所述的半导体装置，其特征在于:所述多个二极管元件彼此方向相反地并联地电连接。
5.如权利要求1?4中任一项所述的半导体装置，其特征在于:所述氧化物半导体层含有In、Ga和Zn中的至少I种。
6.如权利要求1?5中任一项所述的半导体装置，其特征在于:所述多个配线包括多个源极配线和多个栅极配线，所述多个二极管元件包括将2条源极配线相互电连接的二极管元件和将2条栅极配线 相互电连接的二极管元件中的至少I种。
7.如权利要求1?6中任一项所述的半导体装置，其特征在于:所述多个配线还包括多个辅助电容配线、共用电极配线和多个检查信号配线中的任意 配线，所述多个二极管元件包括:将2条源极配线相互电连接的二极管元件、将2条栅极配线 相互电连接的二极管元件、将栅极配线与辅助电容配线相互电连接的二极管元件、将源极 配线与辅助电容配线相互电连接的二极管元件、将辅助电容配线与共用电极配线相互电连 接的二极管元件、将栅极配线与共用电极配线相互电连接的二极管元件、将源极配线与共 用电极配线相互电连接的二极管元件、或将2条检查信号配线相互电连接的二极管元件。
8.—种显示装置，其特征在于:具有权利要求1?7中任一项所述的半导体装置。
【文档编号】H01L21/336GK103460391SQ201280016326
【公开日】2013年12月18日 申请日期:2012年4月2日 优先权日:2011年4月8日
【发明者】原义仁, 中田幸伸 申请人:夏普株式会社