等离子体cvd装置用的晶片加热器的制造方法
【专利摘要】本发明提供一种等离子体CVD装置用的晶片加热器，能够在晶片表面的整个面上以形成更均匀的膜厚的方式成膜。晶片加热器(10)由陶瓷制成，具备具有升降销通孔(11b)的晶片载置面(11a)，从晶片载置面(11a)侧开始依次埋设有等离子体CVD用的高频电路(13)和发热体电路(14)，在从与晶片载置面(11a)垂直的方向对这些高频电路(13)和发热体电路(14)这两个电路的图案进行投影的情况下，在形成于升降销通孔(11b)的周围且局部不存在高频电路(13)的环状区域内配置发热体电路(14)的一部分。
【专利说明】等离子体CVD装置用的晶片加热器
【技术领域】
[0001] 本发明涉及半导体晶片的等离子体CVD(化emical Vapor D巧osition,化学气相 沉积）装置所使用的晶片加热器，特别是涉及埋设有高频电路W及发热体的晶片加热器。
【背景技术】
[0002] -直W来，提出了在半导体设备的制造工序、检查工序中使用的晶片加热器的各 种结构。例如，作为等离子体CVD装置用的晶片加热器，如专利文献1所示，提出了将发热 体和等离子体电路埋设于不同层的大致圆板形状的晶片加热器，示出了如下技术：利用发 热体对放置于该晶片加热器的上表面的晶片载置面的半导体晶片进行加热，并且利用等离 子体电路在该晶片加热器的上部空间产生等离子体而对半导体晶片的表面进行成膜。
[0003] 一般来说，在放置有半导体晶片并对其进行加热的上述晶片加热器中，设置有约 3?4处垂直地贯通晶片载置面的、也被称为升降销通孔的贯通孔，利用从该里出入的升降 销的上端部来支撑半导体晶片的下表面。由此来进行将处理前的半导体晶片放置于晶片载 置面或将处理完毕的半导体晶片从晶片载置面举起的操作。
[0004] 专利文献1 ;日本特开2006-332068号公报
[0005] 近年来，存在需求半导体设备的更高品质和更低价格的倾向，因此在对晶片表面 成膜时使膜的厚度在整个表面上变得均匀该一点被重视起来。但是，在升降销通孔的上部 空间内成膜时的等离子体的电场变弱，因此在晶片表面内的位于该升降销通孔的上方的部 分存在膜厚变薄的倾向，无法对晶片表面在整个表面成膜为均匀的膜厚。其结果是，在升降 销通孔的上方成膜的半导体芯片在检查阶段被判断为次品的概率变高，成为成品率降低的 原因。
【发明内容】
[0006] 本发明鉴于W上现有情况，其目的在于提供一种等离子体CVD装置用的晶片加热 器，能够W在晶片表面的整个面上具有大致均匀的膜厚的方式进行成膜。
[0007] 为了实现上述目的，本发明的晶片加热器由陶瓷制成，具备具有升降销通孔的晶 片载置面，该晶片加热器的特征在于，从上述晶片载置面侧开始依次埋设有等离子体CVD 用的高频电路和发热体电路，在从与上述晶片载置面垂直的方向对上述高频电路和发热体 电路该两个电路的图案进行投影的情况下，在形成于上述升降销通孔的周围且局部不存在 上述高频电路的环状区域内配置有上述发热体电路的一部分。
[0008] 根据本发明，即使在升降销通孔的周围局部地不设置等离子体CVD用的高频电 路，也能够在晶片整个面上W大致均匀的膜厚成膜，因此能够提高半导体装置的成品率。
【专利附图】
【附图说明】
[0009] 图1是本发明的晶片加热器的一个具体例的立体图。
[0010] 图2是图1的晶片加热器的纵剖视图。
[0011] 图3是说明图1的晶片加热器的制造方法的立体图。
[0012] 图4A是本发明的晶片加热器的升降销通孔周围的高频电路和发热体电路的图案 的投影图。
[0013] 图4B是本发明的晶片加热器的升降销通孔周围的高频电路和发热体电路的其他 图案的投影图。
[0014] 图5是现有的晶片加热器的升降销通孔周围的高频电路和发热体电路的图案的 投影图。
【具体实施方式】
[0015] 首先列出本发明的实施方式来进行说明。本发明的实施方式的晶片加热器由陶瓷 制成，具备具有升降销通孔的晶片载置面，从上述晶片载置面侧开始依次埋设有等离子体 CVD用的高频电路和发热体电路，在从与上述晶片载置面垂直的方向对该些高频电路和发 热体电路该两个电路的图案进行投影的情况下，在形成于上述升降销通孔的周围且局部不 存在上述高频电路的环状区域内配置有上述发热体电路的一部分。
[0016] 由此，即使在升降销通孔的周围局部地不设置等离子体CVD用的高频电路，也能 够在晶片的整个面上W大致均匀的膜厚成膜，因此能够提高半导体装置的成品率。在上述 本发明的晶片加热器中，优选上述环状区域的外径为10?40mm。由此能够更显著地起到上 述提高成品率的效果。
[0017] 接着，参照附图对本发明的晶片加热器的一个具体例进行说明。图1所示的本发 明的一个具体例的晶片加热器10在进行等离子体CVD处理的未图示的真空腔室内设置于 圆筒形状的筒状支撑体20的上端部，由大致圆板形状的晶片保持体11构成，所述晶片保持 体11在上表面具有放置半导体晶片S的晶片载置面11a。在晶片保持体11设有沿其厚度 方向贯通的4个升降销通孔1化，利用从此出入的升降销12的升降来进行半导体晶片S的 放置、举起。另外，升降销的根数W及为此而设置的升降销通孔的数目不限于4个，3根升降 销也多被使用。
[0018] 晶片保持体11由对腔室内所使用的腐蚀性气体的耐腐蚀性良好的陶瓷形成。作 为优选的陶瓷，可W列举出氧化铅、氮化铅、碳化娃、氮化娃、莫来石、莫来石-氧化铅复合 体等。其中尤其优选导热性、均热性优良并且对腐蚀性气体的耐腐蚀性也优良的氮化铅。氮 化铅是难烧结材料，因此即使含有少量的烧结助剂也没有关系。特别是含有1质量％ ^下 的纪等稀±类元素的陶瓷的烧结性优良，并且不易产生由烧结助剂造成的腐蚀。
[0019] 在该晶片保持体11内，如图2所示，从晶片载置面11a侧开始依次相互分离地埋 设有高频电路（等离子体电路）13和发热体电路14。位于上侧的高频电路13与晶片载置 面11a平行地配置，其大致中央部与从晶片保持体11的背面侧的大致中央部插入的高频施 加用电极棒15的一端部连接。另一方面，位于下侧的发热体电路14也与晶片载置面11a 平行地配置，其两端部与从晶片保持体11的背面侧的大致中央部插入的加热器供电用电 极棒16的一端部连接。
[0020] 筒状支撑体20 W将该些高频施加用电极棒15 W及加热器供电用电极棒16收容 于内侧的方式安装于晶片保持体11的下表面。筒状支撑体20的上下两端部分别形成有在 整周向外侧弯曲的凸缘部，在该凸缘部沿周向等间隔地设有多个螺栓插通孔。通过插通于 此的螺栓，将上侧凸缘部与晶片保持体11的背面结合，将下侧凸缘部与设置于真空腔室的 底部的金属凸缘17结合。优选在该些凸缘部的凸缘面上设置0型圈等密封部件，由此能够 将筒状支撑体20的内侧气密地密封，从而能够保护被收容在筒状支撑体20的内侧的高频 施加用电极棒15、加热器供电用电极棒16免受真空腔室内的腐蚀气体环境的腐蚀。
[0021] 在晶片支持体11的上方W与晶片载置面11a相对的方式设有喷头18,从设置于该 喷头18的下表面的多个贯通孔向晶片载置面11a喷射等离子体的原料气体F。喷头18还 具有等离子体上部电极的作用，通过与作为等离子体下部电极的上述高频电路13之间的 放电将该原料气体F等离子化。由此，在对放置于晶片载置面11a的半导体晶片S进行加 热的同时，利用所产生的等离子体P对该半导体晶片S的表面进行基于等离子体CVD的成 膜。
[0022] 高频电路13优选由锻W(鹤）、或者WW或Mo为主成分的金属铅或金属网形 成。另一方面，发热体电路14优选由锻W、或者WW或Mo为主成分的金属铅或金属线形 成。埋设有该些高频电路13 W及发热体电路14的晶片保持体11可W利用后金属化法 (post-metallization method)、粉末成型法（powder molding method)来制造。
[0023] 在利用后金属化法制造的情况下，准备H张具有大致相同外径的圆板形状的优选 由氮化铅烧结板构成的陶瓷板，在其中两张板的单面侧分别利用W糊来丝网印刷、脱脂W 及烧成高频电路13 W及发热体电路14的图案。将该样形成了电路的两张陶瓷板与剩下的 一张陶瓷板一起按照图3所示的顺序重叠并接合。由此，可得到从晶片载置面11a侧开始 依次埋设有等离子体用的高频电路13和发热体电路14的层叠结构体。
[0024] 另一方面，在利用粉末成型法制造的情况下，在例如使氮化铅烧结前的粉末成形 时或预备成形后的状态下，使作为高频电路13的例如Mo制的金属铅或金属网与作为发热 体电路14的例如Mo制的金属铅或金属线在厚度方向上分离地配置，根据需要进一步加入 氮化铅粉末来成形。通过对得到的成形体进行烧结，可得到从晶片载置面11a侧开始依次 埋设有等离子体用的高频电路13和发热体电路14的层叠结构体。
[00巧]在利用上述方法得到的层叠结构体中，在比安装后述的筒状支撑体20的位置靠 外侧的位置上，在周向上大致均匀地穿孔有使4根升降销12分别插通的4个升降销通孔 1化。升降销12的外径一般为3?7mm，因此优选升降销通孔Ub的内径为比升降销12的 外径稍大的4?10mm。进而，从作为晶片载置面11a的上表面的相反侧的面进行锡孔加工， 使埋设的各电路的一部分露出，并在此处连接电极棒15、16。并且，准备能够在内侧收容电 极棒15、16的大小的筒状支撑体20,将该筒状支撑体20的上侧的凸缘部安装到作为晶片保 持体的所述层叠结构体的下表面的大致中央部。由此完成晶片加热器。另外，在升降销的 根数为3根的情况下，也可W与上述的升降销的根数为4根的情况同样地进行制造。
[0026] 如上所述，在该筒状支撑体20的外侧配置有升降销12,因此升降销通孔Ub的内 壁暴露于等离子体CVD的工艺气气氛中。因此，高频电路13从该内壁露出而引起电位集中， 为了使其不被工艺气或清洗气腐蚀等，埋设有高频电路13的层中的升降销通孔Ub的附近 成为被称为"回拉"的、无高频电路13环绕的区域（W下称为回拉区域）。将该升降销通孔 1化及设置在其周围的无高频电路13环绕的环状区域（即回拉区域）称为无高频电路圆形 区域13a。因此，无高频电路圆形区域13a的外径与回拉区域的外径相等。
[0027] 另外，为了在放置于晶片载置面11a的半导体晶片S的上方，在晶片表面的整个面 上均匀地产生等离子体，希望将作为高频电路13的例如锻W网或Mo网在与晶片保持体11 内的晶片载置面11a平行的整个层均匀地环绕。但是，在晶片保持体11上如上所述地沿厚 度方向贯通有升降销通孔1化，因此无法在该贯通部分设置高频电路13。进而，如上所述， 升降销通孔Ub的周围的环状区域也是回拉区域，因此无法设置高频电路13。
[0028] 其结果是，在无高频电路圆形区域13a中等离子体的密度降低，成膜膜厚不足。因 此，在本发明的一个具体例的晶片加热器中配置成，在从晶片加热器10的正上方对埋设于 晶片保持体11的高频电路13 W及发热体电路14该两个电路的图案进行投影时，在升降销 通孔1化周围的局部不存在高频电路13的环状区域内存在发热体电路14的一部分。换言 之，使发热体电路14的一部分存在于上述升降销通孔1化周围的局部不存在高频电路13 的环状区域的正下方。根据上述结构，在升降销通孔1化周围的环状区域中，与未配置发热 体电路14的一部分的情况相比，温度变成高温，由此能够补偿因等离子体密度的降低而导 致的成膜膜厚的减少。
[0029] 存在于无高频电路圆形区域13a的正下方的一部分发热体电路14的形状并不特 别限定，但在从晶片加热器10的正上方对该些高频电路13的图案和发热体电路14的图案 进行投影的情况下，例如可W如图4A所示，由曲率半径W沿着无高频电路圆形区域13a的 周缘部的方式局部地不同的圆弧状的导电线形成发热体电路14的一部分。另外，也可W如 图4B所示，在无高频电路圆形区域13a的内外不改变电路图案地形成发热体电路14的一 部分。在图4A的情况下，能够进一步提高在无高频电路圆形区域13a的发热密度，因此能 够W更均匀的膜厚进行成膜。另一方面，在图4B的情况下，不需要对发热体电路14在周向 上进行定位，因此能够简单地进行制造。
[0030] 在上述无高频电路圆形区域的正下方配置发热体电路的一部分而产生的提高成 品率的效果在无高频电路圆形区域的外径为10?40mm时尤为显著。该是因为，若无高频 电路圆形区域的外径小于10mm，则该无高频电路圆形区域部分的上部空间中的等离子体密 度的降低变小，对膜厚产生的影响几乎消失。另一方面还因为，该外径超过40mm时，等离 子体密度的降低变得过大，即使想要利用加热器的发热密度来对此进行弥补也无法完全弥 补，导致无高频电路圆形区域上的膜厚降低。
[0031] W上列举了具体例子对本发明的晶片加热器进行了说明，但本发明并不限定于上 述具体例。本发明的范围由权利要求书的记载来表示，进而包含与权利要求书的记载等同 的含义W及范围内的所有变更。
[003引（实施例）
[003引（实施例1)
[0034] 制造了由氮化铅（A1N)制的晶片保持体构成的晶片加热器。首先，在A1N粉末中 作为烧结助剂加入0. 5质量％的Y2化，进而加入有机溶剂和粘接剂，利用球磨混合进行24小 时的混合。通过喷雾干燥法对得到的浆液进行处理来制造颗粒，通过冲压法使该颗粒加压 成形来制造成形体。将得到的成形体在氮气氛中W 80(TC进行脱脂处理后，在氮气氛中W 180(TC进行烧结，从而获得A1N烧结体。利用该方法制造了上板、中板、W及下板该H张A1N 烧结体。
[0035] 接着，利用W糊在中板的上表面印刷高频电路，在下板的下表面印刷发热体电路。 在高频电路的印刷中，在与后述的各升降销通孔对应的位置上，W在升降销通孔的周围沿 着整周均匀地回拉的方式形成了外径20mm的无高频电路圆形区域。另一方面，关于发热体 电路，为了将晶片保持体的晶片载置面在整个面上均匀加热，利用W喷锻适当加入折返部 的同时形成由厚度为20 ym、宽度大约为3mm的导电线构成的电路图案。此时，发热体电路 的图案如图4A所示，在从与晶片载置面垂直的方向对高频电路的图案和发热体电路的图 案进行投影的情况下，在无高频电路圆形区域的区域内，形成沿着该通孔的周缘部圆弧状 地弯曲的图案。
[0036] 在烧成该些电路图案后，在中板W及下板的上表面涂敷AI2O3-Y2O3-AIN类的接合 糊，使上板、中板W及下板重合，在氮气氛中加热的同时向单轴方向加压。由此，得到了埋设 有局频电路W及发热体电路的直径为330mm、厚度为20mm的晶片保持体。在该晶片保持体 的预定位置上设置内径为4mm的升降销通孔。进而，从晶片保持体的背面侧形成分别到达 高频电路W及发热体电路的锡孔，安装有高频电路用的W制的电极棒和向发热体电路供电 的W制的电极棒。
[0037] 接着，利用与上述同样的A1N粉末进行烧结后，进行切削加工，制造出在两端形成 有外径为75mm、高度为20mm的凸缘部的外径为45mm、壁厚为3mm、高度为240mm的陶瓷制的 筒状支撑体。利用插通于该凸缘部的贯通孔的螺栓的螺纹紧固来将该筒状支撑体的上侧的 凸缘部与上述晶片保持体的背面结合。该样一来，制造出样本1的晶片加热器。
[003引为了进行比较，制造出样本2 (比较例）的晶片加热器，在所述样本2中，除了 W下 所示的结构W外的其他结构与上述样本1相同：如图5所示，W从与晶片载置面垂直的方向 对高频电路的图案和发热体电路的图案进行投影的情况下，在无高频电路圆形区域的区域 内不存在发热体电路的方式形成了发热体电路的图案。
[0039] 将该样制造出的样本1 W及样本2的晶片加热器分别放入平行平板型的等离子 体CVD装置的真空腔室内，将发热体电路的电极棒连接到外部电源上。另外，作为等离子 体的下部电极的高频电路的电极棒经由设置于筒状支撑体的下部的金属刷而接地，并且， 将设置于真空腔室内的上部的还起到等离子体的上部电极的作用的喷头连接到RF(Radio 化equen巧，射频）电源上。
[0040] 接着，向该喷头施加13. 56MHz、400W的高频的同时，从该喷头的下部贯通孔流过 原料气体，从而在放置于晶片载置面的半导体晶片和上部电极间产生等离子体，在半导体 晶片的表面成膜。对上部电极的施加时间为每一张半导体晶片的成膜处理为20砂。原料气 体使用Si&W及馬0。由此，在半导体晶片（直径12英寸）的上表面上堆积了大约2000A 的Si化膜。另外，利用膜厚计对半导体晶片的Si化膜的膜厚分布进行测定，求出整个面的平 均膜厚，计算了 4处升降销通孔的正上方的膜厚相对于整个面的平均膜厚的平均比例。其 结果在下述表1中示出。
[00川【表1】
[0042]
【权利要求】
1. 一种晶片加热器，由陶瓷制成，具备具有升降销通孔的晶片载置面，该晶片加热器的 特征在于， 从上述晶片载置面侧开始依次埋设有等离子体CVD用的高频电路和发热体电路，在从 与上述晶片载置面垂直的方向对上述高频电路和发热体电路该两个电路的图案进行投影 的情况下，在形成于上述升降销通孔的周围且局部不存在上述高频电路的环状区域内配置 有上述发热体电路的一部分。
2. 根据权利要求1所述的晶片加热器，其特征在于， 上述环状区域的外径为10?40mm。
【文档编号】H01L21/67GK104465453SQ201410039716
【公开日】2015年3月25日 申请日期:2014年1月27日 优先权日:2013年9月20日
【发明者】三云晃, 木村功一, 夏原益宏, 仲田博彦 申请人:住友电气工业株式会社