嵌入在微电子基底中的堆叠式微电子管芯的制作方法
【专利摘要】本描述的实施例包含嵌入在微电子基底中的堆叠式微电子管芯及其制造方法。在一个实施例中，至少一个第一微电子管芯附连到第二微电子管芯，其中在第二微电子管芯与所述至少一个第一微电子管芯之间提供底部填充材料。然后通过在基底材料中层压第一微电子管芯和第二微电子管芯来形成微电子基底。
【专利说明】嵌入在微电子基底中的堆叠式微电子管芯
【技术领域】
[0001]本文描述的实施例通常涉及包含嵌入在微电子基底内的堆叠式微电子管芯的微电子装置。
【背景技术】
[0002]集成电路部件的更高性能、更低成本、增加的小型化以及集成电路的更大的封装密度是微电子产业的正在进行的目标。实现这些目标中的至少一些的一个方法是堆叠微电子管芯。然后可将这些堆叠式微电子管芯安装在微电子基底(其在微电子管芯与外部部件之间提供电通信路线)上。然而，堆叠式微电子管芯可导致对于在薄的形状因子装置(例如，蜂窝电话、平板电脑等)中的使用过大的z高度(例如，厚度)。因此，可由层压过程将堆叠式微电子管芯嵌入在微电子基底内来降低z高度。然而，在层压过程期间，微电子管芯是相对脆弱的并且在堆叠式配置中可能容易破裂。
【专利附图】
【附图说明】
[0003]在说明书的结束部分特别指出并且清楚地要求保护本公开的主题。结合附图，本公开的以上和其它特征将从下文的描述和所附的权利要求而变得更完全显而易见。要理解，附图只描绘根据本公开的若干实施例，并且因此不应视为其范围的限制。通过使用附图，将利用附加的特征和细节来描述本公开，使得可以更容易确定本公开的优点，其中:
图1-图5图示根据本描述的实施例用于形成具有嵌入其中的堆叠式微电子管芯的微电子基底的方法的侧截面图。
[0004]图6图示根据本描述的一个实施例的具有嵌入在微电子基底内的堆叠式微电子管芯的微电子装置的侧截面图。
[0005]图7图示根据本描述的另一实施例的具有嵌入在微电子基底内的堆叠式微电子管芯的微电子装置的侧截面图。
[0006]图8是根据本描述的一个实施例的形成具有嵌入其中的堆叠式微电子管芯的微电子基底的过程的流程图。
[0007]图9是根据本描述的另一实施例的形成具有嵌入其中的堆叠式微电子管芯的微电子基底的过程的流程图。
[0008]图10图示根据本描述的一个实施例的电子系统。
【具体实施方式】
[0009]在下文的详细描述中，参考通过图示的方式示出可在其中实践要求保护的主题的具体实施例的附图。充分详细地描述这些实施例以使本领域技术人员能实践主题。要理解，虽然不同，但是各实施例不一定是相互排斥的。例如，可在其它实施例中实现在本文中结合一个实施例描述的特定特征、结构或特性，而不背离要求保护的主题的精神和范围。此外，要理解，可修改每个公开的实施例内的个别元件的位置或布置而不背离要求保护的主题的精神和范围。因此，下文的详细描述将不从限制的意义上来理解，并且主题的范围只由所附的权利要求来定义，连同等效于所附的权利要求所赋予的完整范围来适当地解释。在附图中，相似的数字指代遍及所述若干视图的相同或类似的元件或功能性，并且其中描绘的元件不一定彼此按比例绘制，而是可放大或缩小个别元件以便更容易理解在本描述的上下文中的元件。
[0010]本描述的实施例涉及在微电子基底中嵌入堆叠式微电子管芯的领域。在一个实施例中，可将至少一个第一微电子管芯附连到第二微电子管芯，其中在所述至少一个第一微电子管芯与第二微电子管芯之间提供底部填充材料。然后可通过在基底材料中层压所述至少一个第一微电子管芯和第二微电子来形成微电子基底。
[0011]在一个实施例中，如在图1中示出的，在通常称为倒装芯片或可控塌陷芯片连接(“C4”)配置的配置中，至少一个第一微电子管芯102可通过多个互连142 (例如，可回流的焊料凸点或球)而附连到第二微电子管芯122。互连142可在第一微电子管芯102上的接合焊盘104与第二微电子管芯122上的镜像接合焊盘124之间延伸来在其中形成电连接。第一微电子管芯接合焊盘104可与第一微电子管芯102内的集成电路(未不出)电通信。第二微电子管芯接合焊盘124可与第二微电子管芯122内的集成电路(未示出)电通信和/或可与导电迹线(示为虚线144)电通信，它们连接到第二微电子管芯接合焊盘124 (其不形成第一微电子管芯102到第二微电子管芯122的附连)。虽然图1图示第一微电子管芯102在长度(X方向)和/或宽度(y方向)中小于第二微电子管芯122,但是要理解第一微电子管芯102基本上可以是与第二微电子管芯104相同的大小。此外，可将多于一个第一微电子管芯102附连到第二微电子管芯122，并且多于两个微电子管芯可在彼此上堆叠。
[0012]第一微电子管芯102和第二微电子管芯122都可以是任何适当的微电子部件，包含有源部件(例如，微处理器、芯片集、图形装置、无线装置、存储器装置、专用集成电路等)，并且第一微电子管芯102和第二微电子管芯122中的一个可以是无源部件，例如，电阻器、电容器、电感器等。
[0013]互连142可以由适当的材料制成，包含但不限于，焊料和导电填充环氧树脂。焊料材料可包含、可以是任何适当的材料，包含但不限于，铅/锡合金(例如，63%锡/37%铅焊料)或无铅焊料，这样的纯锡或高锡含量合金(例如，90%或者更多锡)(例如，锡/铋、共晶锡/银、三元锡/银/铜、共晶锡/铜以及类似合金)。当利用由焊料制成的互连142将第一微电子管芯102附连到第二微电子管芯122时，由热量、压力和/或声能来回流焊料以保护在第一微电子管芯接合焊盘104与第二微电子接合焊盘124之间的焊料。
[0014]如在图1中另外示出的，可在第一微电子管芯102与第二微电子管芯122之间，并且在互连142周围布置电绝缘的底部填充材料152。在一个实施例中，如在图2中示出的，底部填充材料152可以是聚合物材料(例如，可包含填充剂材料(例如，二氧化硅)的环氧树脂材料)，它具有充分低的粘度来在第一微电子管芯102到第二微电子管芯122的附连之后，在第一微电子管芯102与第二微电子管芯104之间通过毛细作用(当由分配器154沿着第一微电子管芯102引入时)带走(本领域技术人员将理解)来形成在图1中示出的配置。然后可将底部填充材料152固化(硬化)。如本领域技术人员将理解的,底部填充材料152可具有与第一微电子管芯102和第二微电子管芯122的热膨胀系数基本上相同的热膨胀系数。
[0015]在另一实施例中，如在图3中示出的，底部填充材料152可以是“无流动的”底部填充材料，在第一微电子管芯102到第二微电子管芯122的附连之前施加到第一微电子管芯102、第二微电子管芯122 (示出的)的任一个或两者。本领域技术人员将理解的，一般而言，无流动的底部填充材料152具有允许它被施加(例如，通过印刷或层压)并且基本上保持其形状的粘度。在第一微电子管芯102到第二微电子管芯122的附连期间，可通过“无流动的”底部填充材料152按压互连142来形成在图1中示出的配置。然后可将底部填充材料152固化(硬化)。
[0016]如在图4中示出的，可将电绝缘的第一层压层(laminate layer) 162安置为接近第一微电子管芯102并且可将电绝缘的第二层压层164安置为接近第二微电子管芯122。可在第一层压层162和第二层压层164上施加压力(如在图4中的箭头166示出的)来将第一层压层162和第二层压层164推向彼此，从而形成其中嵌入(例如，基本上围绕)所述至少一个第一微电子管芯102和第二微电子管芯122的微电子基底172，如在图5中示出的。第一层压层162和第二层压层164可主要由任何适当的基底材料组成，包含但不限于聚合物。所使用的层压过程和材料是在本领域中已知的，并且，为了简洁和简明，将不在本文中描述或图示。此外，第一层压层162和第二层压层164可在其间形成接口 168。如在图5中示出的，接口 168可形成邻接的底部填充材料152。然而，要理解，接口 168可形成邻接的第一微电子管芯102或邻接的第二微电子管芯104 (未不出)。
[0017]如果底部填充材料152不存在于第一微电子管芯102与第二微电子管芯122之间，则在第一层压层162和第二层压层164上施加的压力166可以导致第一微电子管芯102和第二微电子管芯122中的至少一个破裂。
[0018]图6和图7图示形成微电子基底172到第一微电子管芯102和/或第二微电子管芯122的电连接的两个示例，由此形成微电子装置。如在图6中示出的，可在第一微电子管芯102的有源表面202上形成第一微电子管芯接合焊盘104。如本领域技术人员理解的，在第一微电子管芯有源表面202与由虚线206划出的深度之间的集成电路区域204中形成第一微电子管芯102的集成电路(未不出)。此外，可在第二微电子管芯122的有源表面222上形成第二微电子管芯接合焊盘124。在第二微电子管芯有源表面222与由虚线226划出的深度之间的集成电路区域224中形成第二微电子管芯122的集成电路(未示出)。因此，在图6中图示的配置中，第一微电子管芯有源表面202面对第二微电子管芯有源表面222。
[0019]如在图6中另外图示的，可形成至少一个硅通孔208来从第一微电子管芯102的背面212(与第一微电子管芯有源表面202相反)延伸到第一微电子管芯集成电路区域204，使得所述至少一个第一微电子管芯硅通孔208可与第一微电子管芯集成电路区域204内的至少一个集成电路(未示出)电接触。此外如在图6中图示的，可形成至少一个硅通孔228来从第二微电子管芯122的背面232 (与第二微电子管芯有源表面222相反)延伸到第二微电子管芯集成电路区域224，使得至少一个第二微电子管芯硅通孔228可与第二微电子管芯集成电路区域224内的至少一个集成电路(未示出)电接触。
[0020]如在图6中不出的,可在微电子基底172的第一表面254上形成第一互连层252(接近第一微电子管芯102)和/或可在微电子基底172的第二表面264上形成第二互连层262 (接近第二微电子管芯122)。第一互连层252和第二互连层262可包括具有导电路线(一般分别不为虚线256和266)的多个介电层(未不出)。可利用在具有延伸通过介电层(未示出)的多个导电孔(未示出)的导电层(未示出)之间形成的导电迹线(未示出)来形成导电路线256和266。第一互连层导电路线256可利用外部互连260 (例如，焊料球(示出的))来电稱合至少一个第一微电子管芯娃通孔208 (通过第一微电子管芯导电孔258)。此外，至少一个导电孔282可从基底第一表面254延伸到对应的第二微电子接合焊盘124 (其不形成第一微电子管芯102到第二微电子管芯122的附连)。可将所述至少一个导电孔282连接到所述至少一个第一互连层导电路线256。第二互连层导电路线266可利用外部互连270 (例如，焊料球(示出的))来电耦合至少一个第二微电子管芯硅通孔228 (通过第二微电子管芯导电孔268)。此外,至少一个通过基底的导电孔284可从基底第一表面254延伸到基底第二表面264。可将通过基底的导电孔284连接到导电孔282(示出的)、第二互连层导电路线266 (不出的)、第一互连层导电路线256 (未不出)、第一微电子管芯娃通孔208 (未示出)和/或第二微电子管芯硅通孔228 (未示出)。用于形成这样的互连层和电连接器的过程和材料是在本领域中已知的，并且，为了简洁和简明，将不在本文章描述或图示。
[0021]图7图示本描述的另一实施例，其中部件与在图6中图示的相同。然而，如在图7中图示的，由其硅通孔(即，分别为元件208和228)将第一微电子管芯102和第二微电子管芯122中的至少一个连接到另一微电子管芯。图7图示接触相应第一微电子管芯接合焊盘104的第一微电子管芯硅通孔208和接触相应第二微电子管芯接合焊盘124的第二微电子管芯硅通孔228。因此，第一互连层导电路线256可利用外部互连260 (例如，焊料球(示出的))而电稱合第一微电子管芯有源表面202 (通过第一微电子管芯导电孔258)。第二互连层导电路线266可利用外部互连270 (例如，焊料球(示出的))而电耦合第二微电子管芯有源表面202 (通过第二微电子管芯导电孔268)。
[0022]图8图示本描述的过程流程300。如在框310中表示的，至少一个第一微电子管芯可通过多个互连而附连到第二微电子管芯。可在所述至少一个第一微电子管芯与第二微电子管芯之间布置底部填充材料，如在框320中表不的。如在框330中表不的,可将第一层压层安置为接近所述至少一个第一微电子管芯，并且如在框340中表示的，可将第二层压层安置为接近第二微电子管芯。在第一层压层和第二层压层上施加压力来形成其中嵌入至少一个第一微电子管芯和第二微电子管芯的微电子基底，如在框350中表不的。
[0023]图9图示本描述的另一过程流程400。如在框410中表示的，将底部填充材料布置在第一微电子管芯和第二微电子管芯中的至少一个上。所述至少一个第一微电子管芯可通过多个互连(延伸通过底部填充材料)而附连到第二微电子管芯，如在框420中表示的。如在框430中表示的，可将第一层压层安置为接近所述至少一个第一微电子管芯，并且如在框440中表示的，可将第二层压层安置为接近第二微电子管芯。在第一层压层和第二层压层上施加压力来形成其中嵌入至少一个第一微电子管芯和第二微电子管芯的微电子基底，如在框450中表示的。
[0024]图10图示电子系统/装置500的实施例，例如，便携式计算机、台式计算机、移动电话、数码相机、数字音乐播放器、网络平板装置、个人数字助理、寻呼机、即时消息传递装置或其它装置。电子系统/装置500可适应于无线传送和/或接收信息，例如，通过无线局域网(WLAN)系统、无线个人区域网络(WPAN)系统和/或蜂窝网络。电子系统/装置500可包含布置在装置外壳520内的微电子母板或基底510。微电子母板/基底510可具有电耦合到那里的各种电子部件530，包含嵌入其中的具有布置在其间的底部填充材料的堆叠式微电子管芯(示为虚线正方形540)，如在本描述中描述的(参见图1-图9)。可将微电子母板510附连到各种外围装置，包含输入装置550 (例如，小键盘)以及显示装置560 (例如，IXD显示器)。要理解，如果显示装置560是触敏的，则显示装置560还可用作输入装置。
[0025]下文的示例属于另外实施例，其中示例I是微电子装置，包括至少一个第一微电子管芯；第二微电子管芯，其中所述至少一个第一微电子管芯利用多个互连而附连到第二微电子管芯；底部填充材料，布置在所述至少一个第一微电子管芯与第二微电子管芯之间；以及其中所述至少一个第一微电子管芯和第二微电子管芯嵌入在微电子基底内。
[0026]在示例2中，示例I的主题可以可选地包含第一微电子管芯和第二微电子管芯中的至少一个的有源表面，其利用多个互连而附连到第一微电子管芯和第二微电子管芯中的另一个。
[0027]在示例3中，示例I和2的任何一个的主题可以可选地包含第一微电子管芯和第二微电子管芯中的至少一个，其包含至少一个硅通孔。
[0028]在示例4中，示例3的主题可以可选地包含在第一微电子管芯和第二微电子管芯中的至少一个的背面处的至少一个硅通孔，其利用多个互连而附连到第一微电子管芯和第二微电子管芯中的另一个。
[0029]在示例5中，示例1-4中的任何一个的主题可以可选地包含微电子基底，其具有接近第一微电子管芯的第一表面和接近第二微电子管芯的第二表面。
[0030]在示例6中，示例1-5中的任何一个的主题可以可选地包含在微电子基底第一表面和微电子基底第二表面中的至少一个上的互连层。
[0031]在示例7中，示例1-6中的任何一个的主题可以可选地包含在互连层上的外部互连。
[0032]在示例8中，示例1-7中的任何一个的主题可以可选地包含微电子基底，其包括第一层压层和第二层压层。
[0033]在示例9中，示例8的主题可以可选地包含在第一层压层与第二层压层之间形成的接口，并且其中接口与接口材料、第一微电子管芯以及第二微电子管芯中的一个邻接。
[0034]在示例10中，示例1-9中的任何一个的主题可以可选地包含微电子基底内的至少一个导电孔。
[0035]下文的示例属于另外的实施例，其中示例11是形成微电子装置的方法，包括利用多个互连将至少一个第一微电子管芯附连到第二微电子管芯；在附连之后在所述至少一个第一微电子管芯与第二微电子管芯之间布置底部填充材料；将第一层压层安置为接近所述至少一个第一微电子管芯；将第二层压层安置为接近第二微电子管芯；以及在第一层压层和第二层压层上施加压力来形成其中嵌入所述至少一个第一微电子管芯和第二微电子管芯的微电子基底。
[0036]在示例12中，示例11的主题可以可选地包含由毛细作用在附连之后在所述至少一个第一微电子管芯与第二微电子管芯之间布置底部填充材料。
[0037]在示例13中，示例11-12中的任何一个的主题可以可选地包含利用多个互连将第一微电子管芯和第二微电子管芯中的至少一个的有源表面附连到第一微电子管芯和第二微电子管芯中的另一个。
[0038]在示例14中，示例11-13中的任何一个的主题可以可选地包含利用多个互连将在第一微电子管芯和第二微电子管芯中的至少一个的背面处的至少一个硅通孔附连到第一微电子管芯和第二微电子管芯中的另一个。
[0039]在示例15中，示例11-14中的任何一个的主题可以可选地包含在第一层压层和第二层压层上施加压力来形成具有接近所述至少一个第一微电子管芯的第一表面和接近第二微电子管芯的第二表面的微电子基底。
[0040]在示例16中，示例11-15中的任何一个的主题可以可选地包含在微电子基底第一表面和微电子基底第二表面中的至少一个上形成互连层。
[0041]在示例17中，示例11-16中的任何一个的主题可以可选地包含在互连层上形成外部互连。
[0042]在示例18中，示例11-17中的任何一个的主题可以可选地包含在微电子基底内形成至少一个导电孔。
[0043]下文的示例属于另外的实施例，其中示例19是形成微电子装置的方法，包括在第一微电子管芯和第二微电子管芯中的至少一个上布置底部填充材料；利用延伸通过底部填充材料的多个互连将至少一个第一微电子管芯附连到第二微电子管芯；将第一层压层安置为接近所述至少一个第一微电子管芯；将第二层压层安置为接近第二微电子管芯；以及在第一层压层和第二层压层上施加压力来形成其中嵌入所述至少一个第一微电子管芯和第二微电子管芯的微电子基底。
[0044]在示例20中，示例19的主题可以可选地包含利用多个互连将第一微电子管芯和第二微电子管芯中的至少一个的有源表面附连到第一微电子管芯和第二微电子管芯中的另一个。
[0045]在示例21中，示例19-20中的任何一个的主题可以可选地包含利用多个互连将在第一微电子管芯和第二微电子管芯中的至少一个的背面处的至少一个硅通孔附连到第一微电子管芯和第二微电子管芯中的另一个。
[0046]在示例22中，示例19-21中的任何一个的主题可以可选地包含在第一层压层和第二层压层上施加压力来形成具有接近所述至少一个第一微电子管芯的第一表面和接近第二微电子管芯的第二表面的微电子基底。
[0047]在示例23中，示例19-22中的任何一个的主题可以可选地包含在微电子基底第一表面和微电子基底第二表面中的至少一个上形成互连层。
[0048]在示例24中，示例19-23中的任何一个的主题可以可选地包含在互连层上形成外部互连。
[0049]在示例25中，示例19-24中的任何一个的主题可以可选地包含在微电子基底内形成至少一个导电孔。
[0050]要理解，本描述的主题不一定限于在图1-图10中图示的具体应用。如本领域技术人员将理解的，可将主题应用于其它微电子装置应用以及微电子产业之外的应用。
[0051]因此，已经详细地描述本发明的实施例，要理解，由所附的权利要求定义的本发明不限于在以上描述中阐述的特定细节，因为其许多明显变形是可能的而不背离其精神或范围。
【权利要求】
1.一种微电子装置，包括: 至少一个第一微电子管芯； 第二微电子管芯，其中所述至少一个第一微电子管芯利用多个互连而附连到所述第二微电子管芯； 底部填充材料，布置在所述至少一个第一微电子管芯与所述第二微电子管芯之间；以及 其中所述至少一个第一微电子管芯和所述第二微电子管芯嵌入在微电子基底内。
2.如权利要求1所述的微电子装置，其中所述第一微电子管芯和所述第二微电子管芯中的至少一个的有源表面利用所述多个互连而附连到所述第一微电子管芯和所述第二微电子管芯中的另一个。
3.如权利要求1所述的微电子装置，其中所述第一微电子管芯和所述第二微电子管芯中的至少一个包含至少一个硅通孔。
4.如权利要求3所述的微电子装置，其中在所述第一微电子管芯和所述第二微电子管芯中的至少一个的背面处的至少一个硅通孔利用所述多个互连而附连到所述第一微电子管芯和所述第二微电子管芯中的另一个。
5.如权利要求1-4中的任一项所述的微电子装置，其中所述微电子基底包含接近所述第一微电子管芯的第一表面和接近所述第二微电子管芯的第二表面。
6.如权利要求5所述的微电子装置，还包括在所述微电子基底第一表面和所述微电子基底第二表面中的至少一个上的互连层。
7.如权利要求6所述的微电子装置，还包括在所述互连层上的外部互连。
8.如权利要求1所述的微电子装置，其中所述微电子基底包括第一层压层和第二层压层。
9.如权利要求8所述的微电子装置，其中接口形成在所述第一层压层与第二层压层之间，并且其中所述接口与接口材料、所述第一微电子管芯以及所述第二微电子管芯中的一个邻接。
10.如权利要求1所述的微电子装置，还包括所述微电子基底内的至少一个导电孔。
11.一种形成微电子装置的方法，包括: 利用多个互连将至少一个第一微电子管芯附连到第二微电子管芯； 在附连之后在所述至少一个第一微电子管芯与所述第二微电子管芯之间布置底部填充材料； 将第一层压层安置为接近所述至少一个第一微电子管芯； 将第二层压层安置为接近所述第二微电子管芯；以及 在所述第一层压层和所述第二层压层上施加压力来形成其中嵌入所述至少一个第一微电子管芯和所述第二微电子管芯的微电子基底。
12.如权利要求11所述的方法，其中在附连之后在所述至少一个第一微电子管芯与所述第二微电子管芯之间布置底部填充材料包括由毛细作用在附连之后在所述至少一个第一微电子管芯与所述第二微电子管芯之间布置底部填充材料。
13.如权利要求11所述的方法，其中利用多个互连将至少一个第一微电子管芯附连到第二微电子管芯包括利用所述多个互连将所述第一微电子管芯和所述第二微电子管芯中的至少一个的有源表面附连到所述第一微电子管芯和所述第二微电子管芯中的另一个。
14.如权利要求11所述的方法，其中利用多个互连将至少一个第一微电子管芯附连到第二微电子管芯包括利用所述多个互连将在所述第一微电子管芯和所述第二微电子管芯中的至少一个的背面处的至少一个硅通孔附连到所述第一微电子管芯和所述第二微电子管芯中的另一个。
15.如权利要求11所述的方法，其中在所述第一层压层和所述第二层压层上施加压力来形成所述微电子基底包括在所述第一层压层和所述第二层压层上施加压力来形成具有接近所述至少一个第一微电子管芯的第一表面和接近所述第二微电子管芯的第二表面的所述微电子基底。
16.如权利要求15所述的方法，还包括在所述微电子基底第一表面和所述微电子基底第二表面中的至少一个上形成互连层。
17.如权利要求16所述的方法，还包括在所述互连层上形成外部互连。
18.如权利要求11-17中的任一项所述的方法，还包括在所述微电子基底内形成至少一个导电孔。
19.一种形成微电子装置的方法，包括: 在第一微电子管芯和第二微电子管芯中的至少一个上布置底部填充材料； 利用延伸通过所述底部填充材料的多个互连将至少一个第一微电子管芯附连到第二微电子管芯； 将第一层压层安置为接近所述至少一个第一微电子管芯； 将第二层压层安置为接近所述第二微电子管芯；以及 在所述第一层压层和所述第二层压层上施加压力来形成其中嵌入所述至少一个第一微电子管芯和所述第二微电子管芯的微电子基底。
20.如权利要求19所述的方法，其中利用多个互连将至少一个第一微电子管芯附连到第二微电子管芯包括利用所述多个互连将所述第一微电子管芯和所述第二微电子管芯中的至少一个的有源表面附连到所述第一微电子管芯和所述第二微电子管芯中的另一个。
21.如权利要求19所述的方法，其中利用多个互连将至少一个第一微电子管芯附连到第二微电子管芯包括利用所述多个互连将在所述第一微电子管芯和所述第二微电子管芯中的至少一个的背面处的至少一个硅通孔附连到所述第一微电子管芯和所述第二微电子管芯中的另一个。
22.如权利要求19所述的方法，其中在所述第一层压层和所述第二层压层上施加压力来形成所述微电子基底包括在所述第一层压层和所述第二层压层上施加压力来形成具有接近所述至少一个第一微电子管芯的第一表面和接近所述第二微电子管芯的第二表面的所述微电子基底。
23.如权利要求22所述的方法，还包括在所述微电子基底第一表面和所述微电子基底第二表面中的至少一个上形成互连层。
24.如权利要求23所述的方法，还包括在所述互连层上形成外部互连。
25.如权利要求19-24的任一项所述的方法，还包括在所述微电子基底内形成至少一个导电孔。
【文档编号】H01L21/50GK104465568SQ201410492487
【公开日】2015年3月25日 申请日期:2014年9月24日 优先权日:2013年9月24日
【发明者】R.马恩科普夫, W.莫尔泽, B.梅姆勒, E.戈伊茨, H-J.巴思, S.阿伯斯, T.梅耶 申请人:英特尔公司