技术领域本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术：
传统半导体工艺技术中，多采用氧化硅(SiO2)和多晶硅(poly-Si)构成的栅极堆叠结构。随着半导体结构的特征尺寸的减小，为了大幅度减小栅极漏电流和栅极电阻，消除多晶硅耗尽效应，提高器件可靠性，缓解费米能级钉扎效应，采用高K(介电常数)介质层(highK，HK)和金属栅极(metalgate，MG)栅极堆叠结构代替传统的氧化硅和多晶硅栅极堆叠结构已成为业界的共识，因此，HKMG工艺技术得到广泛地发展。在HKMG工艺中，高K介质层和金属栅极是最重要的两个构件，而高K介质层和金属栅极之间通常还会制作帽盖层。帽盖层的作用至少包括两方面，一方面用以保护高K介质层，另一方面用于防止金属栅极和高K介质层之间交叉扩散。由此可知，帽盖层也能够防止金属栅极中的金属向有源区扩散。考虑到半导体结构良率的提高，帽盖层和高K介质层越来越成为HKMG工艺中的一个成败因素。然而，现有半导体结构的形成方法中，帽盖层和高K介质层易出现损耗问题，造成半导体结构的失效，降低了半导体结构的良率。
技术实现要素：
本发明解决的问题是提供一种半导体结构的形成方法，以防止帽盖层和高K介质层发生损耗，从而提高半导体结构的良率。为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底具有隔离结构；在所述半导体衬底上形成第一伪栅极和第二伪栅极，所述第一伪栅极和第二伪栅极至少部分位于所述隔离结构上；对所述隔离结构进行刻蚀处理，以在所述隔离结构表面形成凹槽；在所述半导体衬底表面，所述第一伪栅极两侧，所述第二伪栅极两侧和所述凹槽中形成主侧墙材料层，所述主侧墙材料层同时填充所述凹槽内壁；刻蚀所述主侧墙材料层，以在第一伪栅极两侧形成第一主侧墙，在所述第二伪栅极两侧形成第二主侧墙，所述第一主侧墙和第二主侧墙同时形成在所述凹槽内壁。可选的，所述凹槽的深度范围为。可选的，所述刻蚀处理包括湿法刻蚀、无图案干法刻蚀和SiConi刻蚀的至少其中之一。可选的，所述湿法刻蚀采用的溶液为氢氟酸，所述氢氟酸的质量浓度范围为0.1％～10％。可选的，所述湿法刻蚀采用的温度为20℃～80℃，所述湿法刻蚀采用的时间为30s～30min。可选的，所述无图案干法刻蚀采用的气体包括CF4、CHF3、CH2F2和CH3F的至少其中之一，或者包括CH4配合HCl、HBr和SO2三者中的至少一种。可选的，所述无图案干法刻蚀采用的温度范围为20℃～80℃，采用的压强范围为10mTorr～1000mTorr，采用的功率范围为10w～3000w。可选的，在刻蚀所述主侧墙材料层前，还包括下述步骤：在所述第一伪栅极上形成第一硬掩膜层，在所述第二伪栅极上形成第二硬掩膜层；在所述刻蚀处理过程中，控制所述第一硬掩膜层和第二硬掩膜层的厚度损失小于等于。可选的，在所述凹槽中形成所述填平层后，还包括下述步骤：在所述半导体衬底表面形成金属层；进行退火工艺使所述金属层与半导体衬底形成金属硅化物，并采用硫酸去除残留的所述金属层。可选的，在采用硫酸去除残留的所述金属层后，还包括采用磷酸刻蚀所述第一主侧墙和第二主侧墙的步骤。与现有技术相比，本发明的技术方案具有以下优点：本发明的技术方案中，首先提供半导体衬底，所述半导体衬底具有隔离结构，然后在半导体衬底上形成第一伪栅极和第二伪栅极，第一伪栅极和第二伪栅极至少部分位于隔离结构上方，之后对隔离结构进行刻蚀处理，以在隔离结构表面形成凹槽，后续形成第一主侧墙和第二主侧墙时，第一主侧墙和第二主侧墙能够形成在凹槽内壁，从而防止在后续采用硫酸去除残留金属层的过程中，高K介质层和帽盖层被硫酸侵蚀，从而防止半导体结构失效，提高半导体结构的良率。进一步，由于高K介质层和帽盖层不被硫酸侵蚀，因此，还能够避免出现金属栅极凸出和金属栅极扩散到沟道区等问题，进而防止周边的半导体结构受到不利影响，进一步提高半导体结构的良率。附图说明图1至图7为现有半导体结构的形成方法各步骤对应结构示意图；图8至图15是本发明实施例所提供的半导体结构的形成方法各步骤对应结构示意图。具体实施方式正如背景技术所述，现有半导体结构的形成方法会导致高K介质层和帽盖层损耗，而高K介质层和帽盖层损耗带来的一系列不良影响，这些不良影响均会使得半导体结构良率降低。事实上，高K介质层和帽盖层在半导体结构形成过程中发生的损耗，已经成为HKMG工艺中影响良率的最主要的一种负面影响因素。预想中，PMOS晶体管通常需要经历嵌入式锗硅工艺步骤，因此，用于PMOS晶体管区域的隔离结构在工艺过程中经历了更多刻蚀过程和清洗过程，即NMOS晶体管的隔离结构损耗较少而PMOS晶体管的隔离结构损耗较多，理应PMOS晶体管的高K介质层和帽盖层的损耗更多。但是，与预想不同的，高K介质层和帽盖层的损耗更多的是发生在NMOS晶体管而非PMOS晶体管。经过采用透射电子显微镜(Transmissionelectronmicroscope，TEM)的逐步检测，发现原因在于：在嵌入式锗硅工艺步骤采取的湿式清洗过程中，PMOS晶体管的隔离结构已经具有额外的主侧墙作为保护层，即相应的主侧墙已经保护在高K介质层和帽盖层的底部下方。具体过程请参考图1至图7，示出了现有半导体结构的形成方法。请参考图1，提供半导体衬底(未标注)，所述半导体衬底具有隔离结构101，隔离结构101用于隔离有源区(未标注)。在所述半导体衬底上形成第一伪栅极111和第二伪栅极121，所述第一伪栅极111和第二伪栅极121至少部分位于所述隔离结构101上。第一伪栅极111与半导体衬底之间还具有第一高K介质层(未标注)和第一帽盖层(未标注)，第二伪栅极121与半导体衬底之间还具有第二高K介质层(未标注)和第二帽盖层(未标注)。图1中，还包括在第一伪栅极111上形成第一硬掩膜层112，在第二伪栅极121上形成第二硬掩膜层122。其中，第一伪栅极111为用于形成PMOS晶体管的伪栅极，第二伪栅极121为用于形成NMOS晶体管的伪栅极。需要说明的是，图1中，显示了两个第一伪栅极111，以中间位置为限，左边和右边各一个第一伪栅极111；两个第二伪栅极121，以中间位置为限，左边和右边各一个第二伪栅极121。通常每个伪栅极至少横跨在被隔离结构101隔开的两个有源区上方，因而，第一伪栅极111和第二伪栅极121均至少部分位于隔离结构101上方，因此，图1中显示的剖面位置中，左边的第一伪栅极111位于隔离结构101上方，右边的第一伪栅极111位于有源区上方；左边的第二伪栅极121位于隔离结构101上方，右边的第二伪栅极121位于有源区上方。从另一个角度上看，左右两个第一伪栅极111也可以看成是同一个第一伪栅极111在不同位置的剖面结构；同理，左右两个第二伪栅极121也可以看成是同一个第二伪栅极121在不同位置的剖面结构。请参考图2，在第一伪栅极111两侧形成第一偏移侧墙113，且第一偏移侧墙113同时形成在第一硬掩膜层112两侧；在第二伪栅极121两侧形成第二偏移侧墙123，且第二偏移侧墙123同时形成在第二硬掩膜层122两侧。请参考图3，在第一伪栅极111两侧形成第一侧墙114，此时第一侧墙114同时覆盖第一偏移侧墙113；在第二伪栅极121两侧形成第二侧墙124，此时第二侧墙124同时覆盖第二偏移侧墙123。需要说明的是，形成第一侧墙114和第二侧墙124的过程通常包括了在PMOS晶体管区域形成嵌入式锗硅的过程，即此工艺步骤可以为：形成侧墙材料层(未示出)，采用光刻胶层(未示出)覆盖位于NMOS晶体管区域的侧墙材料层，再以所述光刻胶为掩膜，刻蚀未被所述光刻胶层覆盖的所述侧墙材料层，以形成第一侧墙114，并同时在第一伪栅极111两侧下方的半导体衬底形成凹槽(未示出)，之后在所述凹槽内填充应力锗硅，以形成嵌入式锗硅(未标注)；然后，去除所述光刻胶层，采用另一光刻胶层覆盖PMOS晶体管区域，刻蚀位于NMOS晶体管区域上剩余的所述侧墙材料层，以形成第二侧墙124。在此过程中，PMOS晶体管区域的隔离结构101(即图3中左边第一伪栅极111两侧下方的隔离结构101)由于经历了所述凹槽的形成过程和清洗过程，通常会出现凹陷1011，如图3所示。需要特别说明的是，图3中虽未示出第二伪栅极121两侧下方的隔离结构101上形成有凹陷，但事实上，在刻蚀NMOS晶体管区域上剩余的所述侧墙材料层以形成第二侧墙124的过程中，第二伪栅极121两侧下方的隔离结构101也会有部分被损耗，从而形成较浅的低凹结构(未示出)。请继续参考图4，在第一硬掩膜层112上方，第二硬掩膜层122上方，第一伪栅极111两侧，以及第二伪栅极121两侧形成主侧墙材料层130。此时主侧墙材料层130覆盖第一侧墙114和第二侧墙124。并且，此时主侧墙材料层130会同时形成在凹陷1011内壁和所述低凹结构内壁。请参考图5，刻蚀图4所示的主侧墙材料层130，直至形成位于第一伪栅极111两侧的第一主侧墙115和位于第二伪栅极121两侧的第二主侧墙125。所述刻蚀过程会同时对图4所示的凹陷1011进行，因此形成凹陷1012。需要特别说明的是，正如图5中所示，由于图4中凹陷1011具有一定深度，因此，在主侧墙材料层130形成在凹陷1011内壁后，再经过刻蚀以形成第一主侧墙115时，第一主侧墙115已经有部分扩展到第一侧墙114和第一偏移侧墙113下方，即第一主侧墙115包围在第一侧墙114和第一偏移侧墙113底部。原因是原本位于凹陷1011内的主侧墙材料层130被保留下来。然而由于所述低凹结构的深度较小，所述低凹结构里面并不能保留主侧墙材料层130，因此，第二主侧墙125无法包围在第二侧墙124和第二偏移侧墙123底部，并且所述低凹结构还会被重新暴露，即此时第二侧墙124和第二偏移侧墙123底部的隔离结构101又重新被挖空成所述低凹结构(未示出)。请参考图6，采用磷酸清洗去除第一主侧墙115和第二主侧墙125，以便进行后续的应力接近(StressProximity)工艺步骤。在此过程中，图5所示凹陷1012会被磷酸进一步侵蚀形成深度更大的凹陷1013。图6中虽未显示，但在采用磷酸清洗之前，所述半导体结构的形成方法还经历了去除金属硅化物工艺后残留金属层的过程。此过程通常采用质量分数为95％以上的工业浓磷酸在加热条件下清洗相应的半导体结构。此时，由于上述过程中在第二伪栅极121两侧下方的隔离结构101也形成了所述低凹结构，而且此低凹结构暴露出第二偏移侧墙123底部，并容易进一步暴露出第二高K介质层和第二帽盖层。当采用浓磷酸清洗去除半导体结构时，第二伪栅极121下方的第二高K介质层和第二帽盖层也会接触到浓磷酸。而浓磷酸对第二高K介质层和第二帽盖层的刻蚀速率达到以上。一旦接触到浓磷酸，所述第二高K介质层和第二帽盖层会被迅速侵蚀，在相应的清洗时间内，基本被完全侵蚀干净，如图6中虚线圈(未标注)包围的区域中已经没有第二高K介质层和第二帽盖层，从而导致相应半导体结构失效。需要特别说明的是，虽然图5所示情况下，在PMOS晶体管区域中，第一主侧墙115包围在第一侧墙114和第一偏移侧墙113底部，能够起到保护第一侧墙114和第一偏移侧墙113底部的作用，但是这种情况是一种随机的情况，由于没有专门的设计和控制，在多数情况下，第一主侧墙115并不能很好地保护第一侧墙114和第一偏移侧墙113底部，也就是说，通常第一主侧墙115也无法很好地保护第一高K介质层和第一帽盖层。总之，虽然相比于NMOS晶体管而言，PMOS晶体管的良率会比较高，但是PMOS晶体管的良率也无法满足要求。请参考图7，在去除图6所示第一主侧墙115和第二主侧墙125后，形成层间介质层126填充在各伪栅极之间的半导体衬底上，然后去除第一伪栅极111形成第一沟槽(未示出)，去除第二伪栅极121形成第二沟槽(未示出)，并在所述第一沟槽内形成第一金属栅极116，在所述第二沟槽内形成第二金属栅极126。从图1至图7的过程可知，考虑到良率的提高，高K介质层和帽盖层越来越成为HKMG工艺中的一个成败因素。而其根源正如前面所述，在整个半导体结构的形成过程中，存在诸多清洗步骤和刻蚀过程，在这些清洗步骤和刻蚀过程中，隔离结构101在各个方向(包括水平和垂直方向)均被不停地损耗，从而形成深度较大的各凹陷和深度较小的各所述低凹结构，导致在金属硅化物形成后，在去除残留金属层时，高K介质层和帽盖层已经被所述各凹陷和所述低凹结构暴露出来，在去除所述残留金属层时，通常采用硫酸清洗的方法进行，而高K介质层和帽盖层严重地受硫酸的清洗影响，导致高K介质层和帽盖层在清洗过程中几乎被全部侵蚀，从而导致相应半导体结构的失效。在更为糟糕的情况下，如果没有高K介质层和帽盖层的保护，在伪栅极去除过程中，各偏移侧墙底部也会被部分去除，因此后续填充的金属栅极底部会向两侧凸出，如图7中左边的第二金属栅极所示；在另一些情况下，由于没有帽盖层的阻挡，金属栅极会向沟道区扩散，如图7中右边的第二金属栅极所示。这些金属栅极凸出和金属栅极扩散问题会进一步导致周边的半导体结构也受到不利影响，良率进一步降低。为了解决高K介质层和帽盖层损耗带来的半导体结构失效、金属栅极突出和金属栅极扩散等问题，本发明提出一种新的半导体结构的形成方法，所述方法通过增加一道刻蚀处理，在隔离结构中形成了凹槽，因此，在形成主侧墙的过程中，相应的主侧墙能够同时形成在所述凹槽的侧壁，即此时所述主侧墙同时包围在偏移侧墙和侧墙的底部，防止偏移侧墙和侧墙被后续的硫酸清洗工艺侵蚀破坏，更重要地是所述主侧墙形成在所述凹槽中，能够防止高K介质层和帽盖层被暴露出来，进而防止硫酸侵蚀高K介质层和帽盖层，从而防止半导体器件失效，最终大幅提高相应半导体结构的良率。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。请参考图8，提供半导体衬底(未标注)，所述半导体衬底具有隔离结构201，隔离结构201用于隔离有源区(未标注)。在所述半导体衬底上形成第一伪栅极211和第二伪栅极221，所述第一伪栅极211和第二伪栅极221至少部分位于所述隔离结构201上。第一伪栅极211与半导体衬底之间还具有第一高K介质层(未标注)和第一帽盖层(未标注)，第二伪栅极221与半导体衬底之间还具有第二高K介质层(未标注)和第二帽盖层(未标注)。图8中，还包括在第一伪栅极211上形成第一硬掩膜层212，在第二伪栅极221上形成第二硬掩膜层222。需要说明的是，图8中，显示了两个第一伪栅极211，以中间位置为限，左边和右边各一个第一伪栅极211；两个第二伪栅极221，以中间位置为限，左边和右边各一个第二伪栅极221。通常每个伪栅极至少横跨在被隔离结构201隔开的两个有源区上方，因而，第一伪栅极211和第二伪栅极221均至少部分位于隔离结构201上方，因此，图8中显示的剖面位置中，左边的第一伪栅极211位于隔离结构201上方，右边的第一伪栅极211位于有源区上方；左边的第二伪栅极221位于隔离结构201上方，右边的第二伪栅极221位于有源区上方。从另一个角度上看，左右两个第一伪栅极211也可以看成是同一个第一伪栅极211在不同位置的剖面结构；同理，左右两个第二伪栅极221也可以看成是同一个第二伪栅极221在不同位置的剖面结构。本实施例中，半导体衬底为硅衬底。在本发明的其它实施例中，半导体衬底也可以为锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构衬底，或绝缘体上硅衬底，还可以是本领域技术人员公知的其他合适的半导体材料衬底。本实施例中，隔离结构101具体可以为浅沟槽隔离区(STI)或者场氧化层隔离结构。本实施例中，第一伪栅极211为用于形成PMOS晶体管的伪栅极，第二伪栅极221为用于形成NMOS晶体管的伪栅极。在其它实施例中，第一伪栅极211也可以为用于形成PMOS晶体管的伪栅极，第二伪栅极221也可以为用于形成NMOS晶体管的伪栅极。本实施例中，第一伪栅极211与所述第一高K介质层之间还可以形成第一界面层(未示出)。第二伪栅极221与所述第二高K介质层之间还可以形成第二界面层(未示出)。所述各界面层的材料可以为氧化硅。可以采用化学氧化法或者热氧化法在衬底上直接形成界面层。所述各界面层能够提高沟道(trench)载流子迁移率，并可以修复半导体衬底表面受到的损伤。本实施例中，所述高K介质层的材料可以为氧化铪(HfO2)、硅氧化铪(HfSiO)、氮氧化铪(HfON)、氮氧化铪硅(HfSiON)，氧化镧(La2O3)、氧化锆(ZrO2)、硅氧化锆(ZrSiO)、氧化钛(TiO2)和氧化钇(Y2O3)中的一种或多种的任意组合。各高K介质层可以采用溅射、脉冲激光沉积法(PulsedLaserDeposition，PLD)、金属有机化合物化学气相沉淀法(Metal-organicChemicalVaporDeposition，MOCVD)、原子层沉积法(Atomiclayerdeposition，ALD)或其他合适的方法形成。各帽盖层的材料可以为氮化钛和氮化钽的其中之一，也可以是两者的组合。本实施例中，具体采用氮化钛作为帽盖层。氮化钛作为一种P功函数材料，也同时影响PMOS晶体管和NMOS晶体管的功函数。所述各帽盖层可以避免后续工艺对各高K介质层造成损伤，并防止后续各金属结构中的金属扩散到各高K介质层，也同时防止各高K介质层扩散到其它层结构，即防止各高K介质层与其它层结构发生交叉扩散。可知，形成各帽盖层能够保护各高K介质层，从而使得形成的半导体结构的性能更加稳定。请参考图9，在第一伪栅极211两侧形成第一偏移侧墙213，且第一偏移侧墙213同时形成在第一硬掩膜层212两侧；在第二伪栅极221两侧形成第二偏移侧墙223，且第二偏移侧墙223同时形成在第二硬掩膜层222两侧。本实施例中，第一偏移侧墙213和第二偏移侧墙223的材料可以为氮化硅。需要说明的是，图中虽未显示，但在形成第一偏移侧墙213和第二偏移侧墙223后，通常进行轻掺杂漏注入环节，轻掺杂漏注入环节通常包括：采用第一光刻胶层(未示出)覆盖所述第二区域，然后对所述第一区域进行第一轻掺杂漏注入，从而形成轻掺杂漏注入区(未示出)，再去除所述第一光刻胶层；采用第二光刻胶层覆盖所述第一区域，然后对所述第二区域进行第二轻掺杂漏注入，从而形成轻掺杂漏注入区(未示出)，再去除所述第二光刻胶层。请参考图10，在第一伪栅极211两侧形成第一侧墙214，此时第一侧墙214同时覆盖第一偏移侧墙213；在第二伪栅极221两侧形成第二侧墙224，此时第二侧墙224同时覆盖第二偏移侧墙223。需要说明的是，形成第一侧墙214和第二侧墙224的过程通常包括了在PMOS晶体管区域形成嵌入式锗硅的过程，即此工艺步骤可以为：形成侧墙材料层(未示出)，采用光刻胶层(未示出)覆盖位于NMOS晶体管区域的侧墙材料层，再以所述光刻胶为掩膜，刻蚀未被所述光刻胶层覆盖的所述侧墙材料层，以形成第一侧墙214，并同时在第一伪栅极211两侧下方的半导体衬底形成凹槽(未示出)，之后在所述凹槽内填充应力锗硅，以形成嵌入式锗硅(未标注)；然后，去除所述光刻胶层，采用另一光刻胶层覆盖PMOS晶体管区域，刻蚀位于NMOS晶体管区域上剩余的所述侧墙材料层，以形成第二侧墙224。在此过程中，PMOS晶体管区域的隔离结构201(即图10中左边第一伪栅极211两侧下方的隔离结构201)由于经历了所述凹槽的形成过程和清洗过程，通常会出现凹陷2011，如图10所示。由于所述凹槽起初的形状为碗形，最终的形状为西格玛(sigma)形，因此所述凹槽的形成过程可能包括多次次清洗过程，例如包括采用稀氢氟酸对碗形的所述凹槽进行清洗，并且在形成西格玛形的所述凹槽后，再次采用稀氢氟酸对碗形的所述凹槽进行清洗。所述清洗过程均会造成凹陷2011的形成。需要特别说明的是，图10中虽未示出第二伪栅极221两侧下方的隔离结构201上形成有凹陷，但事实上，在刻蚀NMOS晶体管区域上剩余的所述侧墙材料层以形成第二侧墙224的过程中，第二伪栅极221两侧下方的隔离结构201也会有部分被损耗，从而形成较浅的低凹结构(未示出)。请继续参考图11，对隔离结构201进行刻蚀处理，以在隔离结构101表面形成凹槽2012。事实上，当存在前述过程中产生的凹陷2011时，凹槽2012可以由上述凹陷2011经过所述刻蚀处理形成，当存在前述过程中产生的所述低凹结构时，凹槽2012也可以由所述低凹结构经过所述刻蚀处理形成。即使不存在上述凹陷2011和所述低凹结构，经过所述刻蚀处理，也能够在隔离结构101表面形成凹槽2012。本实施例中，凹槽2012的深度范围可以为。一方面，所述凹槽2012的深度控制在以上，从而保证后续形成的主侧墙能够通过形成在所述凹槽2012的内壁而延伸到偏移侧墙和侧墙下方，从而对偏移侧墙和侧墙，以及高K介质层和帽盖层进行保护。另一方面，凹槽2012的深度范围如果大于，不仅需要所述刻蚀处理的刻蚀强度和刻蚀时间相应增加，并且后续对凹槽2012的填充要求也相应提高，造成工艺难度的增加。本实施例中，所述刻蚀处理可以为湿法刻蚀。所述湿法刻蚀采用的溶液可以为氢氟酸，所述氢氟酸的质量浓度范围可以为0.1％～10％。氢氟酸(电子级氢氟酸)能够去除二氧化硅和多晶硅等材料。隔离结构201中的绝缘材料通常为二氧化硅。因此，可以采用氢氟酸进行刻蚀。本实施例中，所述湿法刻蚀采用的温度可以为20℃～80℃。所述湿法刻蚀采用的时间可以为30s～30min。所述湿法刻蚀采用的温度较为方便地选择在室温(20℃)。适当地提高温度可以加快刻蚀温度。同时，为了防止对其它结构造成过度刻蚀，通常需要将温度控制在80℃内。此外，在所述温度范围内，控制刻蚀时间在30s～30min，一方面保证所形成的凹槽的深度达到所需要求，另一方面防止凹槽深度太大或对其它结构造成影响，并防止工艺周期太长。需要说明的是，在其它实施例中，所述刻蚀处理也可以为无图案干法刻蚀。所述无图案干法刻蚀采用的气体包括CF4、CHF3、CH2F2和CH3F的至少其中之一，或者包括CH4配合HCl、HBr和SO2三者中的至少一种，例如CH4配合HCl、CH4配合HBr、CH4配合SO2或者CH4配合HBr和SO2。此外，所述无图案干法刻蚀采用的气体还可以包括采用He或H2作为辅助气体。所述无图案干法刻蚀采用的温度范围可以为20℃～80℃，采用的压强范围可以为10mTorr～1000mTorr，采用的功率范围可以为10w～3000w。需要说明的是，在其它实施例中，所述刻蚀处理也可以为SiConi刻蚀。SiConi刻蚀可以使用氨(NH3)作为氢的来源，并使用三氟化氮(NF3)作为氟的来源，两者一起流经远端等离子体系统(remoteplasmasystem，RPS)且进入反应区以刻蚀相应的结构。需要说明的是，在其它实施例中，所述刻蚀处理也可以为湿法刻蚀、无图案干法刻蚀和SiConi刻蚀的组合。需要说明的是，在所述刻蚀处理过程中，不可避免地会对第一硬掩膜层212和第二硬掩膜层222造成一定的刻蚀作用。为了保证第一硬掩膜层212和第二硬掩膜层222能够保护相应的伪栅极(防止伪栅极暴露而形成难以去除的金属硅化物)，本实施例控制第一硬掩膜层212和第二硬掩膜层222的厚度损失小于等于。需要说明的是，在所述刻蚀处理过程中，不可避免地会对第一侧墙214和第二侧墙224也造成一定的刻蚀作用。第一侧墙214和第二侧墙224的材料通常为氮化硅，为了保证第一侧墙214和第二侧墙224能够保护相应的伪栅极侧壁，本实施例控制第一侧墙214和第二侧墙224的厚度损失小于等于。请继续参考图12，在第一硬掩膜层212上方，第二硬掩膜层222上方，第一伪栅极211两侧，以及第二伪栅极221两侧形成主侧墙材料层230。此时主侧墙材料层230覆盖第一侧墙214和第二侧墙224。并且，此时主侧墙材料层230会同时形成在凹槽2012内壁。请参考图13，刻蚀图12所示的主侧墙材料层230，直至形成位于第一伪栅极211两侧的第一主侧墙215和位于第二伪栅极221两侧的第二主侧墙225。所述刻蚀过程会同时对图12所示的凹槽2012进行，因此进一步形成凹槽2013。需要特别说明的是，正如图13中所示，由于图12中凹槽2012具有足够深度，因此，在主侧墙材料层230形成在凹槽2012内壁后，再经过刻蚀以形成第一主侧墙215时，第一主侧墙215会有部分扩展到第一侧墙214和第一偏移侧墙213下方，即第一主侧墙215包围在第一侧墙214和第一偏移侧墙213底部，从而对第一侧墙214和第一偏移侧墙213进行保护，并且进一步保护所述第一高K介质层和所述第一帽盖层。同样的，在主侧墙材料层230形成在凹槽2012内壁后，再经过刻蚀以形成第二主侧墙225时，第二主侧墙225会有部分扩展到第二侧墙224和第二偏移侧墙223下方，即第二主侧墙225包围在第二侧墙224和第二偏移侧墙223底部，从而对第二侧墙224和第二偏移侧墙223进行保护，并且进一步保护所述第二高K介质层和所述第二帽盖层。本实施例中，第一主侧墙215和第二主侧墙225能够形成在凹槽2012内壁，这是因为，主侧墙材料层203通常采用化学气相沉积法(CVD)形成，并且配合使用各种填充能力较强的工艺技术进行，例如深纵宽比技术(HARP)，或者采用原子层沉积法进行，原材料选择用六氯乙硅烷(Hexachlorodisilane，HCD)。因此，主侧墙材料层230也可以在隔离结构201所形成的凹槽2012内顺利生长，并在后续的各向异性干法刻蚀过程中被保留下来。本实施例中，第一主侧墙215和第二主侧墙225形成在凹槽2012内壁，并且正如图13中所示，第一主侧墙215和第二主侧墙225形成在凹槽2012内壁中，位于各侧墙(第一侧墙214和第二侧墙224)和各偏移侧墙(第一偏移侧墙213和第二偏移侧墙223)下方的内壁，而其它部分原本位于凹槽2012内壁的主侧墙材料层230则在各向异性干法刻蚀过程中被去除。本实施例中，凹槽2012本身深度适宜，并且，在主侧墙形成过程中，采用的是各向异性干法刻蚀，因此，部分主侧墙材料层230会保留在凹槽2012内壁。并且由于本实施例中，凹槽2012形成在全部各伪栅极下方的隔离结构201中，因此，无论是第一伪栅极211还是第二伪栅极221，它们两侧下方的隔离结构201中，凹槽212内壁均被所述主侧墙覆盖，从而对各偏移侧墙、各侧墙、各高K介质层和各帽盖层起到保护作用。请参考图14，采用磷酸清洗去除第一主侧墙215和第二主侧墙225，以便进行后续的应力接近工艺步骤。在此过程中，图13所示凹槽2012会被磷酸进一步侵蚀形成深度更大的凹槽2013。本实施例中，所述磷酸的质量浓度可以为80％，并且可以在100℃～200℃条件下清洗去除各主侧墙。图14中虽未显示，但在采用磷酸清洗之前，所述半导体结构的形成方法还经历了金属硅化物的形成工艺，所述金属硅化物的形成工艺包括后续去除残留金属层的过程。金属硅化物的形成工艺通常包括多步清洗工艺，例如首先采用稀氢氟酸的湿法清洗工艺清洗半导体衬底表面，然后进一步采用SiConi清洗工艺进行清洗。在形成金属硅化物之后，需要去除残留的金属层(未示出)，而去除残留金属层的过程通常采用质量分数为95％以上的工业浓磷酸在加热条件下清洗相应的半导体结构，并且可以在100℃～200℃条件下去除残留的所述金属层。综上可知，在去除残留的所述金属层之前，至少有两个主要的清洗步骤对隔离结构201具有较为严重的损耗作用。第一个为在嵌入式锗硅形成过程中采取的清洗步骤：由于锗硅是选择性生长，为了保证相应的所述凹槽内壁清洁，采用的清洗步骤对氧化硅的去除作用强，因此，通常由氧化硅材料制作的隔离结构201会经受较多的损耗。第二个为金属硅化物形成过程中采取的清洗步骤：当采用金属镍用于形成镍硅时，如果半导体衬底表面有氧化硅，镍硅无法形成，因此相应的清洗步骤采用较强的方法进行清洗，例如采用SiConi清洗工艺进行清洗，同样对隔离结构201有较强的损耗作用。事实上，在伪栅极形成之后，金属栅极形成之前，隔离结构201中，90％的损耗是在上述两个清洗过程中发生的，并且40％～70％的损耗是在金属硅化物形成过程所采取的清洗步骤中发生的。如果凹槽2012内壁没有同时被第一主侧墙215和第二主侧墙225覆盖，由于经历了上述各个清洗步骤，相应的高K介质层和帽盖层极有可能被暴露出来，而此热浓硫酸的清洗工艺则会很快将高K介质层和帽盖层侵蚀殆尽(在硫酸和磷酸里，帽盖层的损伤比高K介质层快很多，所以有些情况下，高K介质层损伤没有帽盖层那么严重)。然而，本实施例中，上述过程在第一伪栅极211两侧下方形成了凹槽2012，第一伪栅极211两侧下方的第一主侧墙215保护第一侧墙214和第一偏移侧墙213的底部，并且进一步保护所述第一高K介质层和所述第一帽盖层，因此，所述第一高K介质层和所述第一帽盖层不会在此硫酸清洗步骤中遭受破坏。同样的，上述过程中在第二伪栅极221两侧下方形成了凹槽2012，第二伪栅极221两侧下方的第二主侧墙225保护第二侧墙224和第二偏移侧墙223的底部，并且进一步保护所述第二高K介质层和所述第二帽盖层，因此，所述第二高K介质层和所述第二帽盖层不会在此硫酸清洗步骤中遭受破坏。如图14中所示，虽然隔离结构201中形成有各凹槽2013，但各半导体结构保持完好。请参考图15，在去除图14所示第一主侧墙215和第二主侧墙225后，形成层间介质层240填充在各伪栅极之间的半导体衬底上，然后去除第一伪栅极211形成第一沟槽(未示出)，去除第二伪栅极221形成第二沟槽(未示出)，并在所述第一沟槽内形成第一金属栅极216，在所述第二沟槽内形成第二金属栅极226。需要特别说明的是，本实施例通过增加所述刻蚀处理的步骤，不仅在PMOS晶体管区域中，增加了原来凹陷2011的深度而形成凹槽2012，而且在NMOS晶体管区域中，将原来深度更小的所述低凹陷结构也刻蚀成凹槽2012，因此，不仅能够使PMOS晶体管的良率提高，同时更能够使NMOS晶体管的良率提高。本发明实施例所提供的半导体结构的形成方法中，首先提供半导体衬底，所述半导体衬底具有隔离结构201，然后在半导体衬底上形成第一伪栅极211和第二伪栅极221，第一伪栅极211和第二伪栅极221至少部分位于隔离结构201上方，之后在第一伪栅极211上形成第一硬掩膜层212，在第二伪栅极221上形成第二硬掩膜层222，并在第一伪栅极211两侧形成第一偏移侧墙213，在第二伪栅极221两侧形成第二偏移侧墙223，此后，对隔离结构201进行刻蚀处理，以在隔离结构101表面形成凹槽2012，后续形成第一主侧墙215和第二主侧墙225时，第一主侧墙215和第二主侧墙225能够形成在凹槽2012内壁，从而防止在后续采用硫酸去除残留金属层的过程中，高K介质层和帽盖层被硫酸侵蚀，从而防止半导体结构失效，提高半导体结构的良率。由于高K介质层和帽盖层不被硫酸侵蚀，因此，还能够避免出现金属栅极凸出和金属栅极扩散到沟道区等问题，进而防止周边的半导体结构受到不利影响，进一步提高半导体结构的良率。虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。