半导体装置及其制造方法与流程

本发明系有关于半导体装置及其制造方法，特别系有关于半导体装置的内连线结构及其制造方法。

背景技术：

积体电路(IC)历经快速的成长，IC材料及设计上的进步制造出许多世代的积体电路。每一世代比起之前的世代具有更小及更复杂的电路。IC演变过程中，功能密度(即，单位晶片面积内互相连接的装置数目)逐渐增加而几何尺寸(即，用一制造制程能产生的最小的元件(或线))逐渐减小。

此按比例缩小的制程通过增加生产效率及降低相关的成本以提供利益。然而，上述缩小制程使IC制程及制造日益复杂。为了实现这些进步，IC的制程和制造需要有相似的发展。在电晶体与其他装置间的区域为导线或内连线。虽然现存的IC装置制造方法通常足以满足其预期的目的，然而，他们并无法在各方面都能完全符合需求。例如，发展改善介电和金属内连线结构面临更高的挑战。

技术实现要素：

本揭露的一些实施例提供半导体装置，其包含基底特征部件，设置于基底上，基底特征部件具有延伸于第一方向的第一长度及延伸于第二方向的第二长度，第一长度大于第二长度，以及第一材料特征部件，设置于基底上，第一材料特征部件具有与基底特征部件物理接触的第一表面及相对于第一表面的第二表面，第一表面具有延伸于第一方向的第三长度及延伸于第二方向的第四长度，第三长度大于第四长度，第二表面具有延伸于第一方向的第五长度及延伸于第二方向的第六长度，第六长度大于第五长度。

本揭露的另一些实施例提供半导体装置，其包含基底特征部件设置于基底上，基底特征部件具有延伸于第一方向的第一长度及延伸于第二方向的第二长度，第一长度大于第二长度，第一材料特征部件具有与基底特征部件物 理接触的第一表面及相对于第一表面的第二表面，第一表面具有延伸于第一方向的第三长度及延伸于第二方向的第四长度，第三长度大于第四长度，第二表面具有延伸于第一方向的第五长度及延伸于第二方向的第六长度，第六长度大于第五长度，以及第二材料特征部件设置于第一材料特征部件上且与第二表面物理接触，第二材料特征部件具有延伸于第一方向的第七长度及延伸于第二方向的第八长度，其中第八长度大于第七长度。

本揭露的另一些实施例提供半导体装置的制造方法，其包含接收具有基底特征部件的基底，基底特征部件具有延伸于第一方向的第一长度及延伸于第二方向的第二长度，第一长度大于第二长度，形成材料层于基底上且与基底特征部件物理接触，形成硬遮罩图案于材料层上，以及实施动态角电浆蚀刻透过硬遮罩图案蚀刻材料层以形成第一材料特征部件，其中在蚀刻制程中，电浆流相对于材料层的法线的入射角以动态模式改变。

附图说明

本揭露的各种样态最好的理解方式为阅读以下说明书的详说明并配合所附图式。应该注意的是，本揭露的各种不同特征部件并未依据工业标准作业的尺寸而绘制。事实上，为使说明书能清楚叙述，各种不同特征部件的尺寸可以任意放大或缩小。

图1显示根据某些实施例，形成半导体装置的方法流程图。

图2A显示根据某些实施例，半导体装置的上视图。

图2B显示根据某些实施例，图2A中沿线段A-A的半导体装置的剖面示意图。

图2C显示根据某些实施例，图2A中沿线段B-B的半导体装置的剖面示意图。

图3A显示根据某些实施例，半导体装置的上视图。

图3B显示根据某些实施例，图3A中沿线段A-A的半导体装置的剖面示意图。

图3C显示根据某些实施例，图3A中沿线段B-B的半导体装置的剖面示意图。

图3D显示根据某些实施例，半导体装置的上视图。

图4A显示根据某些实施例，半导体装置的上视图。

图4B显示根据某些实施例，图4A中沿线段A-A的半导体装置的剖面示意图。

图4C显示根据某些实施例，图4A中沿线段B-B的半导体装置的剖面示意图。

图4D-4E显示根据某些实施例，蚀刻制程的图解透视图。

图4F显示根据某些实施例，半导体装置的图解透视图。

图4G显示根据某些实施例，半导体装置的上视图。

图4H显示根据某些实施例，图4G中沿线段A-A的半导体装置的剖面示意图。

图4I显示根据某些实施例，图4G中沿线段B-B的半导体装置的剖面示意图。

图5A显示根据某些实施例，半导体装置的上视图。

图5B显示根据某些实施例，图5A中沿线段A-A的半导体装置的剖面示意图。

图5C显示根据某些实施例，图5A中沿线段B-B的半导体装置的剖面示意图。

图6A显示根据某些实施例，半导体装置的上视图。

图6B显示根据某些实施例，图6A中沿线段A-A的半导体装置的剖面示意图。

图6C显示根据某些实施例，图6A中沿线段B-B的半导体装置的剖面示意图。

图6D显示根据某些实施例，半导体装置的图解透视图。

图7显示根据某些实施例，形成半导体装置的方法流程图。

图8A显示根据某些实施例，半导体装置的上视图。

图8B显示根据某些实施例，图8A中沿线段A-A的半导体装置的剖面示意图。

图8C显示根据某些实施例，图8A中沿线段B-B的半导体装置的剖面示意图。

图8D显示根据某些实施例，半导体装置的上视图。

图9A显示根据某些实施例，半导体装置的上视图。

图9B显示根据某些实施例，图9A中沿线段A-A的半导体装置的剖面示意图。

图9C显示根据某些实施例，图9A中沿线段B-B的半导体装置的剖面示意图。

图9D显示根据某些实施例，半导体装置的上视图。

图9E显示根据某些实施例，图9D中沿线段A-A的半导体装置的剖面示意图。

图9F显示根据某些实施例，图9D中沿线段B-B的半导体装置的剖面示意图。

图10A显示根据某些实施例，半导体装置的上视图。

图10B显示根据某些实施例，图10A中沿线段A-A的半导体装置的剖面示意图。

图10C显示根据某些实施例，图10B中沿线段B-B的半导体装置的剖面示意图。

图11A显示根据某些实施例，半导体装置的上视图。

图11B显示根据某些实施例，图11A中沿线段A-A的半导体装置的剖面示意图。

图11C显示根据某些实施例，图11A中沿线段B-B的半导体装置的剖面示意图。

其中，附图标记说明如下：

100、1000～方法；

102-112、1000-1014～步骤；

200、2000～半导体装置；

210～基底；

215～基底特征部件；

310～第一材料层；

410～硬遮罩图案；

510～第一材料特征部件；

515、815～上表面；

516、816～下表面；

610～第二材料层；

620、810～第二材料特征部件；

715～图案化硬遮罩层；

716～硬遮罩开口；

725～上开口；

726～下开口；

727～侧壁轮廓；

820～第三材料特征部件；

910～电浆流；

920～偏转机制；

930～工件；

L₁～第一长度；

L₂～第二长度；

L₃～第三长度；

L₄～第四长度；

L₅～第五长度；

L₆～第六长度；

L₇～第七长度；

L₈～第八长度。

具体实施方式

要了解的是本说明书以下的揭露内容提供许多不同的实施例或范例，以实施本发明的不同特征部件。而本说明书以下的揭露内容是叙述各个构件及其排列方式的特定范例，以求简化发明的说明。当然，这些特定的范例并非用以限定本发明。例如，若是本说明书以下的揭露内容叙述了将一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件与上述第二特征部件是直接接触的实施例，亦包含了将附加的特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与上述第二特征部件可能未直接接触的实施例。另外，本发明的说明中 不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字系为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。

再者，为了方便描述图式中一元件或特征部件与另一(复数)元件或(复数)特征部件的关系，可使用空间相关用语，例如“在…之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了图式所绘示的方位之外，空间相关用语涵盖使用或操作中的装置的不同方位。例如，若翻转图式中的装置，描述为位于其他元件或特征部件“下方”或“在…之下”的元件，将定位为位于其他元件或特征部件“上方”。因此，范例的用语“下方”可涵盖上方及下方的方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。

图1显示根据某些实施例，形成一或多个半导体装置的方法100的流程图。方法100系参阅图4A-6D所示的半导体装置200详细讨论如下。

参照图1及图2A-2C，方法100由步骤102开始，提供具有基底特征部件(substrate feature)215的基底210。基底210包含硅。或者或更甚者，基底210可包含其他元素半导体，例如锗。基底210也可包含化合物半导体，例如碳化硅(silicon carbide)、砷化镓(gallium arsenic)、砷化铟(indium arsenide)及磷化铟(indium phosphide)。基底210可包含合金半导体，例如硅锗(silicon germanium)、硅锗碳(silicon germanium carbide)、砷磷化镓(gallium arsenic phosphide)及铟磷化镓(gallium indium phosphide)。在一实施例，基底210包含磊晶层，例如，基底210可具有位于半导体块材上的磊晶层。再者，基底210可包含绝缘上覆半导体(semiconductor-on-insulator,SOI)结构。例如，基底210可包含下埋氧化(buried oxide,BOX)层，其通过例如植氧分离(separation by implanted oxide,SIMOX)或其他适合的技术，例如晶圆接合(bonding)和研磨工艺来形成。

基底210也包含各种p型掺杂区及/或n型掺杂区，其通过例如离子布植及/或扩散工艺来植入。这些掺杂区包含n型井区、p型井区、轻掺杂区(light doped region,LDD)、重掺杂源极和汲极(S/D)及各种通道掺杂轮廓来组成各种不同的IC装置，例如互补式金属氧化物半导体场效电晶体(CMOSFET)、影像感测器，及/或发光二极体(LED)。基底210可更包含其他功能特征部件，例如形成于基底内或基底上的电阻器或电容器。

基底210也可包含多个层间介电(inter-level dielectric,ILD)层及导电特征部件，其整合成内连线结构来耦接各种不同的p型和n型掺杂区和其他的功能特征部件(例如闸极电极)，而成为具有功能性的积体电路。在一实施例中，基底210可包含一部分的内连线结构，且内连线结构包含多层内连线(multi-layer interconnect,MLI)结构及与MLI结构整合的层间介电层，由此提供导电路径来耦接基底210内各种不同的装置至输入/输出电源及信号。内连线结构包含各种不同的金属线、接触(contact)及导通孔(via)特征部件(或导通孔塞)。金属线提供水平的导电路径，硅基底与金属线间通过接触来垂直连接，而不同金属层内的金属线则通过导通孔特征部件来垂直连接。

在此实施例，基底特征部件215具有延伸于第一方向A-A的第一长度L₁及延伸于第二方向B-B的第二长度L₂。在一些实施例，第二方向B-B与第一方向A-A垂直。在一些实施例，第一长度L₁可大于第二长度L₂。例如，如图2A-2C所示，基底特征部件215具有一矩形形状，其具有延伸于第一方向A-A的第一长度L₁及延伸于第二方向B-B的第二长度L₂(宽度)。

基底特征部件215可包含由介电层和电极层形成的闸极堆迭。介电层可包含界面层(interfacial layer,IL)和高介电常数(high-k,HK)介电层，其通过适合的技术，例如化学气相沉积(chemical vapor deposition,CVD)、原子层沉积(atomic layer deposition,ALD)、物理气相沉积(physical vapor deposition,PVD)、热氧化、其组合或其他适合的技术来沉积。电极层可包含单层或多层，例如金属层、衬层、湿润层及黏着层，其通过ALD、PVD、CVD或其他适合的工艺来形成。

基底特征部件215也可包含隔离特征部件。隔离特征部件将基底210内各种不同的装置区隔开。隔离特征部件包含由不同工艺技术形成的不同结构，例如，隔离特征部件可包含浅沟槽隔离(shallow trench isolation,STI)特征部件。形成STI可包含在基底210蚀刻出沟槽及在沟槽内填入绝缘材料，例如氧化硅、氮化硅或氮氧化硅。填完后的沟槽可具有多层结构，例如将热氧化衬层和氮化硅填入沟槽。可实施化学机械研磨(chemical mechanical polishing,CMP)来研磨多余的绝缘材料和平坦化隔离特征部件的上表面。

基底特征部件215可包含导电特征部件，例如源极和汲极(source/drain,S/D)、闸极电极及/或一部分的内连线结构，例如金属线及/或接触、金属导 通孔。在一实施例，导电特征部件包含电极、电容器、电阻器及/或一部分的电阻器。导电特征部件可由一或多道制程，例如微影、蚀刻及沉积来形成。

参照图1及2A-2C，方法100进行至步骤104，沉积第一材料层310于基底210上和基底特征部件215上。第一材料层310可包含介电层，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料及/或其他适合的材料。第一材料层310也可包含导电层，例如多晶硅、金属、及/或其他适合的材料。在一些实施例，第一材料层310可包含多重薄膜层。第一材料层310可通过适合的技术，例如CVD、ALD、PVD、热氧化、旋转涂布、其组合或其他适合的技术来沉积于基底210上。在此实施例，第一材料层310沉积于基底特征部件215上且与其表面物理接触(physical contact)。

参照图1及3A-3D，方法100进行至步骤106，形成硬遮罩(hard mask,HM)图案410于第一材料层310上。在一些实施例，硬遮罩图案410通过沉积、微影及蚀刻工艺来形成。在一些实施例，硬遮罩图案410系为由微影工艺形成的光阻图案。微影工艺的示例可包含形成光阻层、通过微影曝光工艺来曝光光阻层、实施曝光后烘烤工艺及显影光阻层来形成图案化光阻层。

硬遮罩图案410可包含矩形形状(如图3A所示)、椭圆形形状(如图3D所示)或其他适合的形状。硬遮罩图案410可具有延伸于第一方向A-A的第三长度L₃及延伸于第二方向B-B的第四长度L₄。在一些实施例，第三长度L₃小于第四长度L₄。硬遮罩图案410与基底特征部件215对齐，使得在上视图中，硬遮罩图案410与一部分的基底特征部件215重叠。在此情况下，硬遮罩图案410较长的第四长度L₄与基底特征部件215较长的第一长度L₁沿着不同的方向延伸。

参照图1及4A-4C，方法100进行至步骤108，使用硬遮罩图案410作为蚀刻遮罩来蚀刻第一材料层310，以形成第一材料特征部件510。当经由硬遮罩图案来蚀刻材料层时，有时实施蚀刻工艺后的蚀刻后(post-etched)特征部件的尺寸与硬遮罩图案的尺寸具有差异，此差异用蚀刻偏差(etching bias)来表示。若蚀刻后特征部件具有大于硬遮罩图案的尺寸(在同一方向)，则表示在此方向具有正偏差。若蚀刻后特征部具有小于硬遮罩图案的尺寸(在同一方向)，则表示在此方向具有负偏差。在此实施例，实施动态角(dynamic-angle,DA)电浆蚀刻，且通过使用动态角电浆蚀刻工艺将蚀刻偏差设计为随不同的 方向而变得不同。

如图4D-4E所示，在动态角电浆蚀刻工艺中，适当的气体混合物的高速辉光放电流(glow discharge)(电浆)电浆流910以相对于第一材料层310表面的法线C-C的入射角θ朝向包含基底210、基底特征部件215及第一材料层310的工件(work piece)930。在动态角电浆蚀刻工艺的期间，控制入射角θ以动态模式来改变，使其在不同方向有不同的蚀刻偏差。例如，将其设计为沿第一方向A-A具有第一蚀刻偏差且沿第二方向B-B具有与第一蚀刻偏差不同的第二蚀刻偏差，入射角θ可在约0度至约小于90度的范围间改变。

在一些实施例，如图4D所示，入射角θ通过使用偏转机制920(deflecting mechanism)偏转电浆流910来诱发。偏转机制920可包含瞄准器、磁场、电场及/或其组合。或者，如图4E所示，入射角θ通过倾斜包含基底210、基底特征部件215及第一材料层310的工件930，使其偏离线段D-D来诱发，其中线段D-D与电浆流910的方向垂直。

在一些实施例，再参照图4A-4C，控制动态角电浆蚀刻工艺，使第一方向A-A的蚀刻偏差大于第二方向B-B的蚀刻偏差。在一实施例，第一方向A-A的蚀刻偏差系正蚀刻偏差，第二方向B-B的蚀刻偏差系负蚀刻偏差。在此情况下，第一材料特征部件510的上表面515(与硬遮罩图案410物理接触)具有与硬遮罩图案410相似的形状和尺寸，第一材料特征部件510的下表面516(与基底特征部件215物理接触)具有沿第一方向A-A延伸且大于第三长度L₃的第五长度L₅，及沿第二方向B-B延伸且小于第四长度L₄的第六长度L₆。由于基底特征部件215和第一材料特征部件510的下表面516两者沿第一方向A-A都具有较长的长度L₁及L₅，因此减少第一方向A-A的制程对齐约束(process alignment constrain)，且提供基底特征部件215与下表面516间较大的重迭面积。

在一实施例，图4F绘示通过在第一方向A-A具有正蚀刻偏差且在第二方向B-B具有负蚀刻偏差的蚀刻制程所形成的第一材料特征部件510。上表面515具有矩形形状，其具有沿第一方向A-A延伸的第三长度L₃及沿第二方向B-B延伸的第四长度L₄。下表面516也具有矩形形状，且具有沿第一方向A-A延伸的第五长度L₅及沿第二方向B-B延伸的第六长度L₆。第五长度L₅大于第三长度L₃，且第六长度L₆小于第四长度L₄。在一些实施例，下表 面516的形状与硬遮罩图案410不同。

图4G-4I绘示其他的实施例，除了下述的不同处，其余与图4A-4C相似。更具体而言，图4G-4I绘示由参阅图3D所述的椭圆形形状的硬遮罩图案410所形成的第一材料特征部件510。上表面515具有椭圆形形状且下表面516(至少与一部分的基底特征部件215的表面物理接触)亦具有椭圆形形状。

参照图1及5A-5C，方法100进行至步骤110，形成第二材料层610于基底210上和第一材料特征部件510上。第二材料层610可包含介电层，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料及/或其他适合的材料。第一材料层310也可包含导电层，例如多晶硅、金属及/或其他适合的材料。第二材料层610选自与第一材料层310不同的材料，例如，第一材料层310为导电材料，而第二材料层610为介电材料。第二材料层610可通过适合的技术沉积于基底210上，例如CVD、ALD、PVD、热氧化、旋转涂布、其组合或其他适合的技术。也可实施CMP以研磨多余的第二材料层610且露出第一材料特征部件510的上表面515。

参照图1及6A-6C，方法100进行至步骤112，通过形成第二材料特征部件620于第二材料层610上和第一材料特征部件510上。第二材料特征部件620可包含导电层，例如多晶硅、金属及/或其他适合的材料。第二材料特征部件620也可包含介电层，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料及/或其他适合的材料。第二材料特征部件620选自与第二材料层610不同的材料，例如，第二材料特征部件620为金属层，而第二材料层610为介电材料。第二材料特征部件620可通过沉积、微影及蚀刻工艺来形成。

第二材料特征部件620与第一材料特征部件510的上表面515物理接触。第二材料特征部件620具有沿第一方向A-A延伸的第七长度L₇及沿第二方向B-B延伸的第八长度L₈。在一些实施例，第八长度L₈大于第七长度L₇。由于第二材料特征部件620和第一材料特征部件510的上表面515都具有沿第二方向B-B较长的长度L₈和L₄，因此减少第二方向B-B的制程对齐约束。同时，在一些实施例，第七长度L₇大于上表面515的第三长度L₃，因此第二材料特征部件620完全接触上表面515，以提供第二材料特征部件620与上表面515间较大的重叠面积。

参照图6D，在一些实施例，基底特征部件215较长的长度延伸的方向 与第二材料特征部件620较长的长度不同，例如第一长度L₁延伸于第一方向A-A，而第八长度L₈延伸于第二方向B-B。在此情况下，第一材料特征部件510可用来作为基底特征部件215与第二材料特征部件620间的内部连接，使得上表面515与第八长度L₈延伸的方向相同，而下表面516与第一长度L₁延伸的方向相同。因此，第一材料特征部件510与第二材料特征部件620和基底特征部件215较长的长度所延伸的两个方向皆相符，换句话说，其提供较大的重叠区且在制造过程中增加临界尺寸(CD)设计预算。

在一实施例，基底特征部件215系沿第一方向A-A延伸的第一金属线，而第二材料特征部件620系沿第二方向B-B延伸的第二金属线。在此情况下，第一材料特征部件510作为导通孔来连接第一金属线与第二金属线。由于较小的尺寸可能导致高电阻，而较大的尺寸可能使偏差容许值(misalignment allowance)减少，因此使导通孔(510)具有适当的特征部件尺寸是重要的。第一材料特征部件510提供较大的重叠区以增加偏差容许值且放宽特征部件尺寸的限制，使导通孔电阻降低。

图7系绘示用其他的方法1000来制造半导体装置2000的流程图。步骤1002和1004与上述的方法100的步骤102和104相似，因此，上述关于步骤102和104的讨论可各别应用至步骤1002和1004。为了说明书简洁及清楚的目的，本揭示在不同的实施例中对于相似的特征部件采用重复的参考标号及/或字母，以避免重复的叙述。

参照图7及8A-8D，方法1000进行至步骤1006，形成具有硬遮罩开口716的图案化硬遮罩层715于第一材料层310上。图案化硬遮罩层715的形成在各方面与上述的硬遮罩410及其相关的图3A-3D相似。

硬遮罩开口716可包含矩形形状(如图8A所示)、椭圆形形状(如图8D所示)或其他适合的形状。硬遮罩开口716具有沿第一方向A-A延伸的第三长度L₃及沿第二方向B-B延伸的第四长度L₄。在一些实施例，第三长度L₃小于第四长度L₄。硬遮罩开口716与基底特征部件215对齐，使得在上视图中，硬遮罩开口716与一部分的基底特征部件215重迭。在此情况下，硬遮罩开口716较长的第四长度L₄与基底特征部件215较长的第一长度L₁延伸于不同的方向。

参照图8及9A-9C，方法1000进行至步骤1008，透过硬遮罩开口716 蚀刻第一材料层310以形成洞特征部件720。在此实施例，通过动态角电浆蚀刻工艺蚀刻第一材料层310，其在各方面与上述关于图4D及4E的讨论相似。形成洞(或沟槽)特征部件720，使得上开口725延伸于第二方向B-B，而下开口726延伸于第一方向A-A。上开口725的形状与硬遮罩开口716相似。在一些实施例，下开口726的形状与硬遮罩开口716相似。在一些实施例，下开口726的形状与硬遮罩开口716不同。洞特征部件720具有侧壁轮廓727，侧壁轮廓727可包含直线轮廓或曲线轮廓。

在一实施例，沿第一方向A-A的蚀刻偏差系正蚀刻偏差，沿第二方向B-B的蚀刻偏差系负蚀刻偏差。在此情况下，上开口725与硬遮罩开口716具有相似的形状或尺寸(具有第三长度L₃及第四长度L₄)。下开口726(基底特征部件215上)具有沿第一方向A-A延伸且长度大于第三长度L₃的第五长度L₅及沿第二方向B-B延伸且长度小于第四长度L₄的第六长度L₆。由于基底特征部件215和下开口726两者沿第一方向A-A都具有较长的长度(L₁和L₅)，因此减少第一方向A-A的制程对齐约束，且提供第一材料特征部件215与下开口726间较大的重叠面积。

参照第8及10A-10C图，方法1000进行至步骤1010，填充洞特征部件720以形成第二材料特征部件810。通过适合的蚀刻制程来移除图案化硬遮罩715，例如用第二材料特征部件810填入洞特征部件720前，实施光阻剥离工艺。第二材料特征部件810可包含导电层，例如多晶硅、金属及/或其他适合的材料。第二材料特征部件810也可包含介电层，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料及/或其他适合的材料。第二材料特征部件810选自与第一材料层310不同的材料，例如，第一材料层310为介电材料，而第二材料特征部件810为导电材料。第二材料特征部件810可通过适合的技术，例如CVD、ALD、PVD、热氧化、旋转涂布、其组合或其他适合的技术来填入洞特征部件720。可实施CMP来研磨多余的第二材料特征部件810。

在此实施例，第二材料特征部件810与洞特征部件720具有相似的物体形状，使得上表面815在第二方向B-B延伸的距离多于第一方向A-A，且下表面816(与基底特征部件215物理接触)在第一方向A-A延伸的距离多于第二方向B-B。下表面816至少与基底特征部件215的表面一部分物理接触。

参照图8及11A-11C，方法1000进行至步骤1012，形成第三材料特征 部件820于第二材料特征部件810上。第三材料特征部件820的形成在各方面与上述的第二材料特征部件620及与其相关的第6A-6C图相似。第三材料特征部件820可包含导电层，例如多晶硅、金属、及/或其他适合的材料。第三材料特征部件820也可包含介电层，例如氧化硅、氮化硅、氮氧化硅、低介电常数介电材料及/或其他适合的材料。第三材料特征部件820选自与第一材料层310不同的材料，例如，第三材料特征部件820为金属层，而第一材料层310为介电材料。

第三材料特征部件820与第二材料特征部件810的上表面815物理接触。在此实施例，第三材料特征部件820具有沿第一方向A-A延伸的第七长度L₇及沿第二方向B-B延伸的第八长度L₈。在一些实施例，第八长度L₈大于第七长度L₇。由于第三材料特征部件820和第二材料特征部件810的上表面815两者沿第二方向B-B都具有较长的长度L₈及L₄，因此减少第二方向B-B的制程对齐约束。在一些实施例，第七长度L₇大于上表面815的第三长度L₃，因此，第三材料特征部件820完全覆盖第二材料特征部件810的上表面815，且藉此提供第三材料特征部件820与第二材料特征部件810的上表面815间较大的重叠面积。

在一些实施例，基底特征部件215较长的长度(第一长度L₁)与第三材料特征部件820较长的长度(第八长度L₈)延伸于不同的方向，例如第一长度L₁沿第一方向A-A延伸，而第八长度L₈沿第二方向B-B延伸。在此情况下，第二材料特征部件810可用来作为基底特征部件215与第三材料特征部件820间的内部连接，使得第二材料特征部件810的上表面815与第三材料特征部件820的第八长度L₈延伸于相同的方向，而第二材料特征部件810的下表面816与基底特征部件215的第一长度L1延伸于相同的方向。因此，第二材料特征部件810与第三材料特征部件820和基底特征部件215的较长的长度所延伸的两个方向皆相符，换句话说，其提供较大的重叠区且在制造过程中增加临界尺寸(CD)设计预算(design budget)。

可在方法1000之前、之中及之后提供额外的步骤，一些如上所述的步骤可被取代、移除或用在方法1000其他的实施例上。例如，在一些实施例，可不脱离本揭示的精神和范围下，呈现其他选择或实施例。

基于上述，可得知本揭示提供具有两个彼此延伸于不同的方向的末端表 面的材料特征部件。此材料特征部件在它的每一个末端表面提供较佳的重迭面积及适应性(flexibility)来连接其他的特征部件的表面与自身表面。材料特征部件显示了强健的内连线结构。本揭示提供材料特征部件的形成方法。此方法使用动态角电浆蚀刻制程来达到将蚀刻偏差设计成随方向改变。

本揭露的一些实施例提供半导体装置，其包含基底特征部件，设置于基底上，其中基底特征部件具有延伸于第一方向的第一长度及延伸于第二方向的第二长度，其中第一长度大于第二长度，以及第一材料特征部件，设置于基底上，其中第一材料特征部件具有与基底特征部件物理接触的第一表面及相对于第一表面的第二表面，其中第一表面具有延伸于第一方向的第三长度及延伸于第二方向的第四长度，其中第三长度大于第四长度，其中第二表面具有延伸于第一方向的第五长度及延伸于第二方向的第六长度，其中第六长度大于第五长度。

本揭露的另一些实施例提供半导体装置，其包含基底特征部件，设置于基底上，其中基底特征部件具有延伸于第一方向的第一长度及延伸于第二方向的第二长度，其中第一长度大于第二长度，第一材料特征部件具有与基底特征部件物理接触的第一表面及相对于第一表面的第二表面，其中：第一表面具有延伸于第一方向的第三长度及延伸于第二方向的第四长度，其中第三长度大于第四长度，第二表面具有延伸于第一方向的第五长度及延伸于第二方向的第六长度，其中第六长度大于第五长度，以及第二材料特征部件，设置于第一材料特征部件上且与第二表面物理接触，其中，第二材料特征部件具有延伸于第一方向的第七长度及延伸于第二方向的第八长度，其中第八长度大于第七长度。

本揭露的另一些实施例提供半导体装置的制造方法，其包含接收具有基底特征部件的基底，基底特征部件具有延伸于第一方向的第一长度及延伸于第二方向的第二长度，第一长度大于第二长度，形成材料层于基底上且与基底特征部件物理接触，形成硬遮罩图案于材料层上，以及实施动态角电浆蚀刻透过硬遮罩图案蚀刻材料层以形成第一材料特征部件，其中在蚀刻制程中，电浆流相对于材料层的法线的入射角以动态模式改变。

以上叙述许多实施例的特征，使本领域普通技术人员能够清楚理解本揭示的概念。本领域普通技术人员能够理解，其可利用本发明揭示内容作为基 础，以设计或更动其他工艺及结构而完成相同于上述实施例的目的及/或达到相同于上述实施例的优点。本领域普通技术人员亦能够理解，不脱离本揭示的精神和范围的等效构造可在不脱离本揭示的精神和范围内作各种的更动、替代与润饰。