用于搬运供处理的基板的静电载体的制作方法

半导体与微机械晶片一般以晶片(通常是硅晶片)开始来形成。晶片一般是圆的，且直径约为300毫米，然而，偶尔也使用其他晶片形状。使用各种不同的工艺腔室将晶片形成在晶片的表面上，所述工艺腔室可涉及等离子体、气相沉积、光刻和机械工艺(诸如，研磨、机加工和钻孔)。形成在晶片上的电路与其他部件一般是相当薄的，并且仅构成晶片厚度的一小部分。

为了使半导体和微机械晶片更小，致力于减小形成基板的晶片的厚度，有源电路形成在所述基板上。一种减小晶片厚度的方式是在电路已形成在前侧上之后研磨晶片的背侧。另一方式是从开始就使用较薄的晶片。可惜的是，薄晶片容易翘曲和破裂。为了防止翘曲和破裂，先使用粘着剂将厚晶片接合至玻璃或硅基板。在接合之后，一般通过机械研磨使晶片的前侧薄化。接着在晶片的前侧上形成电路与其他部件。随后使完成的薄化的晶片从基板脱粘。

技术实现要素：

描述了一种用于承载基板以搬运通过不同工艺的静电载体。所述载体具有：电介质板，所述电介质板具有顶侧和底侧，并且经配置以使用静电力而在所述板的顶侧上附接至基板；以及基底板，所述基底板耦接至所述电介质板的底侧。电极形成在所述基底板上，并且跨所述基底板平行于所述电介质板的所述顶侧延伸。所述电极经配置以载送静电电荷，并且形成为使得第一电荷的电极是定位在第二电荷的电极附近。连接器延伸穿过所述基底板而至所述电极，以便将所述电极耦接至静电电荷的源。

附图说明

实施例通过示例而非限制方式阐释本发明的实施例，在所附附图的各图中：

图1A和图1B是根据本发明的实施例的静电基板载体的截面图和分解等距图的示图；

图2A和图2B是根据本发明的第二实施例的静电基板载体的截面图和分解等距图的示图；

图3A和图3B是根据本发明的第三实施例的静电基板载体的截面图和分解等距图的示图；

图4A和图4B是根据本发明的第四实施例的静电基板载体的截面图和分解等距图的示图；

图5是根据本发明的实施例的等离子体蚀刻系统的示意图，所述等离子体蚀刻系统包括用于固持基板的夹盘组件以及基板载体；

图6A至图6D是根据本发明的实施例的制造和使用静电基板载体的操作工件台的等距示图；

图7A至图7G是根据本发明的第二实施例的制造和使用静电基板载体的操作工件台的等距示图；

图8A至图8F是根据本发明的第三实施例的制造和使用静电基板载体的操作工件台的等距示图；

图9是根据本发明的实施例的、适用于本文中所述的基板载体中的任一者的电极图案的俯视平面图；

图10是根据本发明的实施例的、适用于本文中所述的基板载体中的任一者的第二电极图案的俯视平面图；

图11是根据本发明的实施例的、适用于本文中所述的基板载体中的任一者的第三电极图案的俯视平面图；

图12是包括根据本发明的实施例的、适用于本文中所述的基板载体中的任一者的第四电极图案的放大区段的俯视平面图；

图13是包括根据本发明的实施例的、适用于基板载体中的任一者的第五电极图案的放大区段的俯视平面图；以及

图14是根据本发明的实施例的、基板和基板载体上的静电力的侧截面图。

具体实施方式

在下述描述中陈述了各种细节，然而，对本领域技术人员显而易见的是，本发明可在无需这些特定细节的情况下实施。在一些实例中，以框图形式而非详细地示出公知的方法和设备以避免使本发明含糊。贯穿本描述书，提及“实施例”或“一个实施例”意味着结合所述实施例所描述的特定的特征、结构、功能或特性被包括在本发明的至少一个实施例中。因此，在本描述书中各处出现的短语“在实施例中”或“在一个实施例中”不一定是指本发明的相同的实施例。此外，特定的特征、结构、功能或特性能以任何适当方式组合在一个或多个实施例中。例如，第一实施例和第二实施例在与这两个实施例相关联的这些特定的特征、结构、功能或特性不互相排斥的任何地方都可组合。

如在本发明的说明书和所附权利要求书中所使用，单数形式的术语“一(“a”、“an”)”与“所述”旨在也包括复数形式，除非上下文中清楚地以其他方式指示。也将理解，如本文中所使用的术语“和/或”是指并涵盖所列举项中的一个或多个中的任一个以及所有可能的组合。

术语“耦接的”和“连接的”与它们的衍生词在本文中可用于描述多个部件之间的功能性或结构性关系。应当理解的是，这些术语不旨在作为彼此的同义词。相反，在特定的实施例中，“连接的”可用于指示两个或更多个元件直接在物理上、光学上或电气上彼此接触；“耦接的”可用于指示两个或更多个元件直接或间接地(在它们之间还有其他中间元件)在物理上、光学上或电气上彼此接触，和/或这两个或更多个元件彼此共同协作或交互(例如，作为因果关系)。

如本文中所使用的术语“上方”、“下方”、“之间”和“上”是指一个部件或材料层对于其他部件或层体的相对位置，其中此类物理关系是显著的。例如，在材料层的上下文中，设置在另一层上方或下方的一层可直接与所述另一层接触，或可具有一个或多个中间层。此外，设置在两层之间的一层可直接与这两层接触，或可具有一个或多个中间层。相比之下，在第二层“上”的第一层与所述第二层直接接触。在部件组件的上下文中也作出类似的区分。

本发明的描述在用于承载半导体或硅晶片的半导体或硅晶片载体的上下文中呈现，然而本发明不受此限制。晶片载体可用于承载各种不同其他类型的基板，包括，砷化镓、铌酸锂、非晶电介质(诸如，玻璃与陶瓷)。相应地，晶片载体是可适用于各种目的的基板载体。

可产生静电地接合至薄晶片的晶片载体。可通过中和将晶片固持至载体的静电电荷而电气地释放静电接合。这避免在释放粘着性接合时可能导致的应力、污染和可能的损伤。可使用具有嵌入的传导电极的刚性电介质基板制成静电基板载体。这些电极形成具有变化的宽度以及指部之间的间隙的互相交错的网格(mesh)。载体厚度可大致为1毫米，而直径恰大于晶片的直径，例如，约为301毫米。

在使用时，先将晶片置于晶片载体上。随后由控制单元通过跨嵌入式电极施加高电压来对载体充电。所施加的电压跨晶片和载体产生了局部化的双极静电吸引，从而产生晶片与载体的静电接合的叠层。此类晶片载体可能能够在无需任何附加的电压施加的情况下保持足够的接合达长于十天。接合的叠层可以好像此叠层是单个晶片一样被搬运，以经历任何相关的半导体或微机械处理步骤。此搬运可包括由真空或静电夹盘承载进和承载出各个工艺腔室。

一般而言，晶片与载体之间的静电接合强度对于传导材料是最强的，而对于绝缘材料是最弱的。然而，可针对每一类材料以本文所述的方式来优化电极布局和充电算法，从而实现足够的接合。通过将高电容薄片材料并入到载体中来增加由载体存储的电荷量，可增加接合的历时。

晶片载体能以各种不同方式来强化。作为示例，可将疏水性涂层施加至载体的外表面以确保液体不进入接合界面。液体可能能够中和静电电荷。疏水性涂层可例如用于要求湿式化学兼容性的应用中。

可使用精细地抛光的氮化铝(AlN)或类似的陶瓷电介质基板来维持平坦度并防止空隙。例如，氮化铝具有高介电常数以及非常好的抗化学性和抗热性。这对于接合的晶片将经受强张力与剪切力的应用(诸如，在通过研磨来进行晶片薄化的情况下)是特别有用的。AlN陶瓷电介质也提供良好的导热性，这在接合的晶片将经受对于温度非常敏感的工艺(诸如，PVD(等离子体气相沉积)、CVD(化学气相沉积)和蚀刻工艺)的应用中是有用的。

在本文中描述了可嵌入在晶片载体内的各种不同的电极布局和配置。电极可经优化以提供对于各种应用的强接合强度和电荷载送参数。可针对具有附加的涂层(诸如，聚酰亚胺、氧化物、氮化物或层和涂层的任何其他组合)的晶片来优化电极。在使用诸如玻璃与环氧树脂之类的绝缘材料进行接合的情况下，可使用不同的优化。晶片可由硅、铌酸锂、砷化镓或各种其他材料中的任一者制成。载体也可用于承载其他类型的基板。载体的特定设计和配置可适用于适配不同类型的基板。

图1A是根据一个实施例的晶片载体的部分的截面图。虽然载体被称为晶片载体，但是本发明并不限于此。载体可用于以静电方式夹取和载送各种不同类型的基板。此晶片载体具有完全为氮化铝的两部分式本体。氮化铝是具有高介电常数和低热膨胀系数的陶瓷材料。晶片载体具有上部陶瓷本体102与下部基底板104。一系列电极106形成在基底板上，而连接器108将电极连接至外部功率供应。

顶部电介质板102经配置以使用由电极106产生的电场而静电地附接至硅晶片或其他类型的晶片(未示出)。基底板紧固至电介质板，它们两者一般都是圆形的，且具有大致相同的尺寸。如上文所述，板大致都是与这些板被设计所要承载的晶片尺寸相同。对于300毫米的晶片，板可以约为305毫米。对于450毫米的晶片，板可以约为455毫米。

图1B是图1A中所述两部分式晶片载体的分解等距图。顶部电介质板示出为具有平滑的顶部表面，如上所述，载体表面是经抛光。随后，任选地可在顶部上方形成凸块(未示出)，以便在顶板与晶片之间提供位移。顶部表面的特定配置和形状适用于适配此晶片载体将承载的各种不同的晶片。

基底板104具有形成在陶瓷基底板104上方的两组电极106。这两组不同的电极具有相反的电荷，使得第一电极带正电，而第二电极带负电，或反之亦然。如图所示，电极在一个极性的长指部110A上延伸，并在相反极性的长指部110B上延伸。这两组指部跨电极的表面交替，使得晶片跨电介质板102的表面可经历正电场与负电场间之间的变化。这些电极指部因此跨基底板的表面互相交错。

带有电极的基底板接至顶板，使得电极接近顶板或甚至与顶板相邻。随后，电极能够在顶板中诱发静电电场。顶板可制为是薄的，使得静电电场可通过顶板而施加至由两件式(two-piece)载体承载的晶片。电极嵌入在它们受到保护的这两个件内。电极通过连接器108是可接取的，所述连接器108从基地板的底部穿过所述基底板而至所述基底板的顶部上的电极。

图2A示出晶片载体的替代配置，其中顶部电介质板202如图1A中所示为陶瓷，但是基底板由夹置在一起的两种不同材料形成的两个不同的件形成。基底板204具有由第一电介质材料件(诸如，氧化硅、氮化硅或聚酰亚胺)形成的上部222以及由第二电介质非传导材料件(诸如，裸硅或玻璃)形成的下部224。电极206的图案形成在基底板上。在所阐释的示例中，电极形成在基底板的顶部222上，其中连接器208穿过基底板的这两个件而将电极连接至外部功率源。这允许电极对于载体上将承载的晶片是尽可能地可实施的。

图2B是图2A的晶片载体的三个部分的分解等距图。如图所示，顶板202由陶瓷形成，所述陶瓷诸如但不限于氮化铝。基底板222的顶部部分由硅、聚酰亚胺或非晶材料(诸如，玻璃)形成。电极(正电极210A和负电极210B两者)形成在基底板的顶部上方。电极图案与图1B的电极图案相同，然而，其他图案也可用于此以及其他实施例中的任一者。这些可通过旋涂、电镀、网印或以任何其他方式来形成。

随后，底部件224接合至顶部件以形成单个基底板204，所述基底板204随后紧固至电介质板202。这形成如图2A中的截面图所示的夹置结构。或者，AlN顶板可沉积在基底板和电极上方。图2A的示例晶片载体会更易于构建，因为基底板的顶板由硅或聚酰亚胺材料形成。这允许使用标准的半导体处理技术可以将电极施加至基底板。在使用了标准的半导体工艺之后，陶瓷基底板可附接或形成在基底板和电极上方，以附接至待被承载的晶片。

图3A是晶片载体的另一替代实现方式的截面侧视图。电介质板302由基底板304承载。基底板由四个件制成。如图2A的示例那样，基底板的顶板322可由氧化硅、氮化硅、聚酰亚胺或各种其他材料中任一种形成。基底板的顶部部分承载电极306。基底板的底部部分324也可由裸硅或玻璃材料形成。电容器部分326嵌入在基底板的顶部件与基底板的底部件之间。此嵌入的电容器允许晶片载体保持静电电荷达较久的时间段。

使用这种构造，电极306上的静电电荷可能能够在不需要将附加的电荷施加至电极的情况下承载晶片达若干天。图3A的电极形成在电介质板下方，并且通过穿过基底板的连接器308而耦接至外部功率源。

图3B是图3A的晶片载体的分解图，在此示出基底板304的每一个件302、322、326、324。电介质顶板302附接或沉积在基底板304上方，所述基底板304包括具有电极310a与310B的聚合物顶部件、电容器件326和底部件324。

图4A以部分截面侧视图示出载体晶片的进一步的替代实现方式。陶瓷顶板402附接至基底板404。基底板包括上部部分422，所述上部部分422由二氧化硅、氮化硅或聚酰亚胺的件形成。电极406已形成在基底板的顶部部分上。当基底板附接至电介质板时，这些电极与晶片载体的电介质板接触或非常接近晶片载体的电介质板。电极由去往外部功率源的连接器408供电。

如在图3A的示例中，图4A的截面示图也包括嵌入式电容器426。然而，在这种情况下，嵌入式电容器426夹设置在基底板的聚合物上部部分或顶部部分422与基底板的陶瓷底部部分428之间。如同在图3A的示例中，不具有裸硅或玻璃板。

图4B示出基底板404的三个件的等距分解视图。正电极410A与负电极410B形成在基底板的顶部部分的顶部上方。如同在图1B、图2B与图3B的示例中，正电极410A以具有平行的指部的大周边弧体的形式成形，所述平行的指部从所述弧体跨晶片载体的基底板的上部部分的顶部的表面延伸。类似地，负电极410B也围绕顶板的周边延伸。如图所示，带正电的电极围绕顶板的周边一半延伸，而带负点的电极围绕顶板的周边的另一半延伸。随后，这两个电极连接至电极的平行的指部，所述平行的指部跨顶板的表面延伸。这些指部在位置上交替，使得正电极指部在两个负电极指部之间，并且反之亦然。电极的交替的指部对于如下文中详述的以静电方式固持晶片具有显著的益处。

图1A至图4A的电极示出为电极的平行线，这些电极的平行线跨基底板的表面是互相交错的，并且在极性上是交替的。电极能以各种其他配置来形成。电极的特定配置可适用于适配任何特定的实现方式。在本文中描述了各种不同的电极配置。这些配置中的任一种或多种可适用于本文所示的不同构造中的任一种，以便实现所需的完整的载体晶片设计。

图5是晶片处理系统500的示意图，所述晶片处理系统500用于低温化学气相沉积的等离子体蚀刻，或用于各种其他用途。根据本发明的实施例，所述系统包括夹盘组件542。处理系统500可以是本领域中任何类型的已知腔室，诸如但不限于，都可从美国加州的应用材料公司制造的Enabler^TM、DPS II、AdventEdge^TM G3、Axiom、Orion或Mesa CIP腔室。其他可商购的处理腔室可类似地利用本文所述的夹盘组件。虽然在等离子体蚀刻系统的上下文中描述示例性实施例，但是本文所述的夹盘组件也适用于用于执行其他制造工艺的其他处理系统(例如，等离子体沉积系统等)。

处理系统500包括接地的腔室505。工艺气体从气源529被供应至腔室505的内部，所述(多个)气源529通过质量流控制器549被连接至腔室。腔室505经由排气阀551而被排空，所述排气阀551连接至高容量真空泵堆叠555。当等离子体功率施加至腔室505时，等离子体在形成在工件510上方的处理区域中。等离子体偏置功率525耦接至夹盘组件542中以激励等离子体。等离子体偏置功率525可以在从2MHz至60MHz的范围中。等离子体偏置功率525经由功率导管528而耦接至下电极(未示出)。第二等离子体源功率530或同一源的分支耦接至等离子体生成元件535以提供高频源功率，以便感性或容性地激励等离子体。等离子体源功率530可具有比等离子体偏置功率525更高的频率，诸如，在500与580MHz之间的频率，例如，可在562MHz频带中。

通过开口515将工件510加载至腔室内部的夹盘组件542，并且工件510夹置至腔室内部的夹盘组件542。工件510(诸如，接合至载体的半导体晶片)可以是接合至本文所述的各种晶片载体和变体中任一种的任何类型的晶片、基板或其他材料。工件510设置在电介质层545的顶表面或夹盘组件的定位盘上，所述静电定位盘设置在夹盘组件的冷却基底组件544上方。夹具电极(未示出)嵌入在电介质层543中。夹具电极提供静电力以将晶片固持至电介质定位盘545，并由功率供应579来驱动。

系统控制器570耦接至各种不同系统以控制腔室中的制造工艺。控制器570可用于执行温度控制算法(例如，温度反馈控制)的温度控制器575，并且可以是软件或硬件、或软件与硬件两者的组合。系统控制器570也包括中央处理单元572、存储器573和输入/输出接口574。温度控制器从夹盘上的传感器543接收温度读值。温度传感器可在冷却剂通道附近、在晶片附近、或置于夹盘的电介质材料中。温度控制器575使用感测到的一个或多个温度来输出控制信号，所述控制信号影响夹盘组件542与在等离子体腔室505外部的热源和/或热沉(诸如，加热器功率供应576与热交换器577)之间的热传递速率。加热器功率供应提供电流以驱动在夹盘组件542内的一个或多个加热器(未示出)。

系统也可包括受控的热传递流体回路541，并且基于温度反馈控制来控制流。在示例实施例中，温度控制器575耦接至热交换器(HTX)/冷却器577。热传递流体以由阀通过热传递流体回路541控制的速率流经阀581。热传递流体流经夹盘组件542中的导管，随后返回至HTX 577。由HTX降低热传递流体的温度，随后使此流体返回通过回路而回到夹盘组件。

由温度控制器575控制HTX 577与夹盘组件542中流体导管之间的阀581(或其他流量控制装置)以控制去往流体回路的热传递流体的流的流率。虽然温度控制器575、温度传感器573和阀581都示出为分开的部件，但是可组合它们以简化构造和操作。在实施例中，热交换器在热传递流体从流体导管返回后感测所述热传递流体的温度，并且基于流体的温度以及对于腔室505的操作状态所需的温度来冷却热传递流体。电加热器可用于夹盘组件中以将热施加至夹盘组件。

背侧气源578(诸如，加压气体供应)或泵与气体贮槽通过质量流计585或其他类型的阀而耦接至夹盘组件542。背侧气体可以是氩气，或可以是在晶片与定位盘之间提供热传导而不影响腔室工艺的任何气体。在系统连接至的系统控制器570的控制下，气源通过夹盘组件的气体出流口将气体泵送至晶片的背侧。

图6A至图6D示出构建例如图1A中所示的晶片载体的示例。在图6A中，陶瓷板602(诸如，氮化铝板)被机加工为刚性基板和绝缘体。所述板具有适用于适配它被设计成将承载的晶片的顶部外表面。一般而言，晶片的直径大致为300毫米，因此陶瓷板为类似的尺寸或略大。取决于陶瓷的性质和结构，所述板非常薄，例如，为1毫米厚。

在图6B中，陶瓷板602镀有铜、钛、铝或其他传导材料以形成电极604A、604B。取决于所需的特性，可使用包括不同金属的各种不同材料。在图6B的示例中，电极形成为第一铜半圆604A以形成正电极以及第二铜半圆604B以形成负电极。在一些实施例中，先将铜镀到陶瓷上，随后使用常规的金属图案化技术来进行图案化。可通过图案化金属来形成本文所述的电极配置中的任一种或多种。

在图6C中，已经施加了附加的图案化。这可用于形成如例如图1B中所示的互相交错的电极或是任何其他所需配置。在所阐释的示例中，接触点606施加至陶瓷板以允许电极被连接至外部电压来源，从而将电荷施加至电极。

在图6D中，顶部电介质板608(诸如，陶瓷板)已接合至图6C的基底板602的顶部。此完成的晶片载体可用于以静电方式将器件晶片612附接至完成的晶片载体610。外部功率源控制器614可用于将静电电荷施加至电极。这可将器件晶片向下拉到晶片载体上，如由箭头616所示。

图7A至图7G示出用于形成器件晶片载体的替代工艺。在图7A中，硅晶片702而不是氮化铝板用作最初起始点。如同图6A的陶瓷板602，此硅晶片702的尺寸大致与它将要承载的器件晶片相同或略大。可使用各种其他材料来取代硅，诸如，聚酰亚胺玻璃强化基板、玻璃基板或甚至陶瓷基板。硅晶片可薄达0.7毫米，然而特定的晶片厚度适用于适配任何特定的实现方式。

在图7B中，通过激光或机械钻孔对晶片钻孔。这形成用于电气连接器的接触点706。电极可耦接至这些连接器。

在图7C中，通过例如溅射、电镀、等离子体气相沉积或任何各种其他技术在硅晶片上方施加铝、铜、钛、其他金属或其他传导材料。在图7D中，形成在硅晶片上方的金属层704经图案化以形成至少两个电极708A、708B。这些电极可图案化为所示的左侧与右侧，或图案化为如本文其他实施例中所述的更复杂的形状。

在图7E中，可使用等离子体气相沉积溅射以在电极上方施加氮化铝或其他电介质材料的上部层714。在图7F中，电介质702的顶表面714经抛光以形成表面轮廓。随后，以硅基底板702、电极708A、708B与顶部介电层714形成晶片载体710。在图7G中，使用控制器722通过接触点706将静电力施加至电极而将器件晶片720附接至此完成的晶片载体。这将晶片向下拉向将晶片将被附接至的电介质板，如由箭头724所示。

图8A至图8F示出用于产生图1A至图4A中任一种或多种晶片载体的进一步的替代工艺流程。此晶片载体可由上述各种不同材料的多层或多个件形成。在一些实施例中，使用粘着性接合或机械紧固件(诸如，螺栓、铆钉或螺钉)将顶部电介质板附接在基底板上方。然而，在图8A至图8F的示例中，通过化学气相沉积将顶部电介质板形成在基底板上方。

在图8A中，使用初始的基底板802。此板可由陶瓷、聚酰亚胺、硅化合物、裸硅、玻璃或任何各种其他材料制成。首先通过激光钻孔、铣销或蚀刻来制备板以形成一系列接触孔804。在图8B中，以电介质材料(诸如，二氧化硅)覆盖基底板802的顶表面。这可例如使用TEOS(四乙氧基硅烷)或任何各种其他材料的化学气相沉积来完成。

在图8C中，随后，以金属层808覆盖基底板的顶表面。可一起使用钛或铜的等离子体气相沉积。替代地，可使用ECP(电机械铜电镀)以在电介质层806上方沉积金属层808。能以任何所需的抛光形式(诸如，化学机械抛光(CMP))来完成此层。

图8D示出形成在金属层上方的光阻剂掩模810。此光阻剂掩模随后经显影并经湿式蚀刻以形成所需的电极图案。在图8D的示例截面示图中，电极是呈现为跨基底板的顶部的一系列直线。然而，从主视图看，特定的配置可以复杂得多。本文所述的电极图案中的任一种可通过光刻法形成。

在图8E中，在已去除光阻剂之后，使用进一步的化学气相沉积以在铜电极图案的多个线之间施加电介质的层812。此电介质在跨电极施加电荷时将电极中的每一个彼此电气隔离。在图8F中，顶部电介质层814通过氮化铝的等离子体气相沉积而形成在电极上方。图8A至图8F中所示工艺允许使用常规的半导体处理技术将晶片载体形成在常规的等离子体蚀刻腔室中。

取决于将承载的晶片的性质以及将施加至晶片的力，可使用各种不同的电极配置。图9示出简单的电极配置，其中基底板902由从基底板的顶部圆形表面的一侧至圆形基底板的另一侧的直径分为两半。第一电极904占据基底板的顶表面的圆形的一半，而第二电极906占据另一半。这使一个电极带正电，而另一个电极带负电。在多个电极之间具有一个空间908，这允许这些电极可在静电能量已施加至这两个电极之后保持它们的电荷。这种简单的设计足以固持器件晶片通过各种物理干扰。

图10示出更复杂的配置，其中基底板1002具有第一电极1004和第二电极1006。基底板1002仍分为一半，然而，这些电极形成了半圆形弧体的路径，所述半圆形弧体围绕基底板1008的中心是同心的。第一电极的弧体由第二电极的弧体所围绕，使得从基底板1002的周边边缘到基底板的中心，电极弧体从正到负交替朝中心进展。这些同心半圆形弧体覆盖基底板的整体表面，并且互相交错为交替的半圆形。

图11示出替代实施例，其中顶板1102具有两个电极1104和1106。如在图2B的示例中，电极布置为从基底板1102的一个侧横越至基底板另一侧的互相交错的线，以便跨基底板形成平行的指部。然而，在图11的示例中，圆形基底板同样被平分，或被分为一半成为两个半圆。在一个半圆上，互相交错的电极布置在第一方向上，而在另一个半圆上，互相交错的电极在距另一侧上的方向90°的正交方向上延伸。如图11的示图中所示，圆形基底板的左半部具有如纸面上所示的水平电极，而基底板1102的右半部具有竖直电极。这允许正电极与负电极之间的交替性跨板的表面更有效。此外，方向的改变进一步抵抗晶片跨晶片载体的水平平移。如页面上所示，水平电极抵抗晶片向页面上下的移动，而竖直电极抵抗晶片从侧到侧的移动。电极方向的交替对于晶片跨晶片载体上的任何平移提供了更大的抵抗性。

图12示出基底板1202的部分，其中电极方向的正交变化已经延伸为非常精细节距的电极图案。在图12的示例中，基底板1202的顶部的圆形面已被分为矩形块的栅格。每一个块都具有在水平或竖直方向上布置的精细的电极图案。每一个块要么正的要么是负的。成序列的块在方向上、极性上或这两者上是交替的。

如图所示，靠近基底板的一个边缘的部分具有第一块1204、第二块1206与第三块1208的竖直序列或列。这些块全都具有水平电极1210，但在极性上是交替的。在下一列中，三个块1212、1214与1216的集合具有竖直电极，但在电荷上是交替的。这些竖直电极块与水平电极块相邻，并且紧邻水平电极块放置。这种跨电极图案内的块的整个表面的水平与竖直电极之间交替的图案可抵抗在较精细的图案中产生在晶片上的平移力。这增加了载体抵抗此类平移力而固持到晶片上的能力。

正如图12中的电极图案比例如图1B的电极图案精细得多，取决于特定的实现方式，本文所示的其他图案中的任一种也可被制为精细得多或粗略得多。使用本文所述的光刻技术，可形成铜、钛、钼或其他电极类型的非常精细的图案。

图13示出可应用于本文所述的线性电极或弧形电极中的任一者的电极的进一步变体。每一个电极1302都具有从电极的否则是线性的延伸部延伸的一系列刺部或根部。这些刺部向上1306以及向下1304延伸。类似地，具有相反极性的下一个最接近的电极1310具有向下延伸1312的刺部以及向上延伸1314的刺部。上电极的向下延伸刺部1312在下电极的多个向上延伸刺部1306之间延伸。

因此，除了线性电极1302、1310的交替的极性之外，刺部1312还呈现出在极性上也交替的刺部1312、1306的更复杂的互相交错的图案。这些刺部可与线性电极的主线正交地延伸或在成角度的方向上延伸。在所阐释的示例中，刺部偏离正交方向约30°，然而，刺部距线性电极的特定角度可适用于适配任何特定的实现方式。这种互扣的刺部图案产生了正、负电荷的进一步变体，这允许静电晶片载体抵抗施加至它承载的晶片的力。

图14示出支撑晶片1402的晶片载体1404。在此简化的截面示图中，晶片载体具有正电极1406与负电极1408。正电极1406在晶片上产生带负电区域1410以将晶片固持到晶片载体上。类似地，带负电的电极1408在晶片上产生带负电区域1412。当大平移力(如大箭头1414所示)被施加至晶片边缘以使晶片平移偏离晶片载体时，由静电电荷即抵抗此力，所述静电电荷由晶片上的正电极1406和负区域1410表示。如示图上所示，在向左方向上平移晶片时，在相反的方向上产生反作用力1416。此反作用力是因为在电极与晶片上带相反电荷的区域之间的吸引力所致，如由箭头1408与1420所示。

此外，存在排斥力1422，所述排斥力1422在负电极1408与晶片1402的带负电区域1410之间。晶片载体与晶片之间的吸引力以及载体与晶片之间的排斥力将晶片往回推到它的原始位置，从而倾向于利用平移力来复原晶片。通过增加晶片上的正、负区域的数量，可增加复原排斥力1422的数量。虽然每一个区域的电荷量将不增加，但增加了区域数量以及随之产生的排斥力。因此，跨基底板的整个表面的精细的图案倾向于比例如图9中所示的简单的双极性半圆形图案更有效地排斥平移力1414。

应理解的是，上述描述旨在是说明性而非限制性的。例如，虽然附图中的序列化的示图示出由本发明的某些实施例执行的特定的操作顺序，但当应理解，此类顺序不是必需的(例如，替代实施例能以不同的顺序来执行操作、可组合某些操作、可使某些操作重叠，等等)。此外，在本领域技术人员阅读并理解以上描述后，许多其他实施例对他们将是显而易见的。虽然已参照特定的示例性实施例描述了本发明，但是将理解的是，本发明不限于所描述的实施例，而是能以落在所附权利要求书的精神和范围内的修改和更改来实践。因此，本发明的范围应当参照所附权利要求书连同此类权利要求所主张内容的等效方案的完整范围来确定。