半导体组件及其制造方法与流程

本发明涉及半导体封装领域，特别是涉及一种扇出(fan-out)晶圆级封装(wafer level packaging)及制造中介层基板(interposer substrate)的方法。

背景技术：

晶圆级封装工艺是所述领域技术人员已熟知的技术。在晶圆级封装工艺中，包含集成电路形成其中或芯片安装其上的晶圆会经过一连串工艺，例如抛光、晶粒对准接合，以及封模成型等步骤，最后再经过切割得到最终产品。现今业界普遍认为晶圆级封装工艺是最适合应用在小尺寸与高速芯片封装的技术。

通常，进行晶圆级封装时，会使用一相对厚的模塑料(molding compound)覆盖住晶圆与安装在晶圆上的晶粒。由于模塑料的热膨胀系数(CTE)与晶圆的不同，由一定厚度的模塑料所构成的封装体受到热变化时容易翘曲。不仅如此，模塑料的存在也使封装体的整体厚度增加。晶圆翘曲的问题一直是所述领域技术人员企图解决的问题。

晶圆翘曲造成不易维持晶粒与晶圆间的连接，致使晶粒与晶圆叠层组装失败。翘曲问题在大尺寸晶圆上更是明显，使大尺吋晶圆的晶圆级封装更加困难。因此，业界仍需要一个改良的晶圆级封装方法，可以解决上述先前技术的问题。

技术实现要素：

本发明的主要目的在于提供一改良的半导体组件，可以减轻或消除晶圆或封装体翘曲的问题，使制得的半导体封装体具有更好的可靠度。

根据本发明提供的半导体组件，包含一中介层基板，具有一正面与一背面；一重布层位于所述正面，且所述重布层包含多个接触垫；多个凸块，分别位于所述接触垫上；至少一半导体芯片安装于所述正面，并借由所述凸块与所述重布层电性连接；一翘曲抑制罩安装于所述正面，覆盖且密封所述半导体芯片；以及多个直通硅穿孔，贯穿所述中介层基板且与所述重布层电性连接。

根据本发明一实施例，所述翘曲抑制罩与所述半导体芯片不直接接触。根据本发明一实施例，所述翘曲抑制罩牢固地被固定在中介层基板的正面。据本发明一实施例，所述翘曲抑制罩可由玻璃、硅质、金属、陶瓷或其任意组合所构成。

无庸置疑的，所述领域的技术人士读完接下来本发明优选实施例的详细描述与附图后，均可了解本发明的目的。

附图说明

附图提供对于此实施例更深入的了解，并纳入此说明书成为其中一部分。这些附图与描述，用来说明一些实施例的原理。

图1到图12为示意性剖面图，说明根据本发明一实施例，制造一晶圆级封装体的方法。

图13为本发明一实施例提供的翘曲抑制罩示意性剖面图，是由两片晶圆互相贴合构成。

图14为本发明一实施例提供的翘曲抑制罩透视图，绘示晶圆级翘曲抑制罩的底面部分及其隔间。

其中，附图标记说明如下：

10 半导体组件

100 晶圆

100a 正面

100b 背面

101 中介层基板

102 直通硅穿孔

110 重布层

112 介电层

114 金属层

116 微凸块

120 芯片或晶粒

130 间隙

140 晶背重绕线层

141 介电层

142 凸块垫

150 可控崩塌芯片连接凸块

200 翘曲抑制罩

202 第一晶圆片

204 第二晶圆片

220 隔间

300 封装基板

具体实施方式

接下来的详细叙述须参照相关附图所示内容，用来说明可依据本发明具体实行的实施例。

这些实施例提供足够的细节，可使此领域中的技术人员充分了解并具体 实行本发明。在不悖离本发明的范围内，可做结构、逻辑和电性上的修改应用在其他实施例上。

因此，接下来的详细描述并非用来对本发明加以限制。本发明涵盖的范围由其权利要求界定。与本发明权利要求具同等意义，也应属本发明涵盖的范围。

本发明实施例所参照的附图为示意图，并未按比例绘制，且相同或类似的特征通常以相同的附图标记描述。

在本说明书中，“晶粒”、“半导体芯片”与“半导体晶粒”具相同含意，可交替使用。

在本说明书中，“晶圆”与“基板”意指任何包含一暴露面，可在其上沉积材料并制造例如本发明实施例的重布层(RDL)电路结构的任何结构物。

须了解的是，“基板”包含半导体晶圆，但不限于此。工艺中，“基板”也用来表示包含制造在其上的材料层的半导体结构物。

请参照图1到图12。图1到图12为示意性剖面图，说明根据本发明一实施例，制造一晶圆级封装体的方法。

如图1所示，首先提供一晶圆100。晶圆100包含硅晶圆、半导体晶圆或中介层晶圆，但不限于此。例如，晶圆100可为一硅中介层晶圆。

晶圆100具有一原始厚度t，可介于600至800微米之间，例如770微米。晶圆100具有一正面100a与一背面100b。

如图2所示，可以在晶圆100的正面100a形成多个直通硅穿孔(TSV)102。制造直通硅穿孔102的方法是所述技术领域的技术人员所熟悉。

举例来说，制造直通硅穿孔102的方法包含首先在晶圆100的正面100a制造距离晶圆100主表面一预定深度的TSV孔洞，然后在TSV孔洞内沉积金属层，例如扩散阻障金属层与铜层，但不限于此。接着对晶圆100的正面100a进行一抛光工艺，移除TSV孔洞外多余的金属层。

接着如图3所示，在晶圆100的正面100a上形成一重布层(RDL)110。重布层110可以包含至少一介电层112与至少一金属层114。直通硅穿孔102可以与金属层114电性连接。

如图4所示，接着在重布层110上形成多个微凸块116，为后续连接用。微凸块116可分别直接形成在金属层114的接触垫上。

如图5所示，形成微凸块116后，接着将个别覆晶芯片或晶粒主动面朝下，借由微凸块116安装到重布层110上，得到一芯片对晶圆叠合的构造。

接下来，可选择性地在每一芯片或晶粒120与晶圆100的正面100a之间填充一底胶118。然后，进行一热处理，使微凸块116回焊。

如图6所示，完成晶粒接合后，接着将一大致上与晶圆100具有相同尺寸与形状的翘曲抑制罩200，以晶圆对晶圆的方式覆盖到晶圆100上。

根据本发明实施例，翘曲抑制罩200可由玻璃、硅质、金属、陶瓷或其任意组合构成。当翘曲抑制罩200是由金属构成时，同时具有屏蔽电磁干扰(EMI)的功能。

根据本发明实施例，翘曲抑制罩200可借由黏着剂或熔融接合的方式，牢固地固定在晶圆100的正面100a上，但不限于此。

根据本发明实施例，翘曲抑制罩200与晶圆100的热膨胀系数(CTE)相同，因此可以避免晶圆100发生翘曲的情况。

翘曲抑制罩200的构造如图13所示，是由两片晶圆互相贴合，形成单片晶圆罩体。第一晶圆片202具有厚度t₁，例如300微米。第二晶圆片204具有厚度t₂，例如400微米。因此，翘曲抑制罩200的厚度为两者总合，约700微米。

第二晶圆片204具有多个贯通开口，因此将第一晶圆片202与第二晶圆片204贴合后，可得到具有多个隔间220的晶圆罩体。如图14所示，翘曲抑制罩200的隔间220的位置与安装在晶圆100上的芯片或晶粒120对准或对齐。每个隔间220至少可容纳一或二个安装的芯片或晶粒120。

根据本发明实施例，翘曲抑制罩200与安装的芯片或晶粒120间具有一间隙130。根据本发明实施例，间隙130可以是一抽真空的间隙。

然而须了解的是，在其他实施例中，翘曲抑制罩200可与安装的芯片或晶粒120直接接触。根据本发明实施例，晶圆100的处理过程中，并未使用模塑料。

本发明的优点在于所提供的晶圆级封装方法免除了形成模塑料的步骤与后续的固化步骤，具有较简化的工艺。而且，不仅抑制住晶圆翘曲，还可避免模塑料造成的释气(outgassing)问题。

如图7所示，翘曲抑制罩200安装完成后，接着对晶圆100的背面100b进行一晶背抛光工艺，使晶圆100的厚度变薄。背面100b的部分晶圆100在此步骤中被移除掉。

如图8所示，接下来进行一化学机械抛光(CMP)工艺，使直通硅穿孔102一端自晶圆100的背面100b显露出来。根据本发明实施例，晶圆100的背面100b包含一介电层141。工艺到目前阶段，晶圆100剩下的厚度介于90～110微米之间，例如100微米。

如图9所示，直通硅穿孔102的底部显露出来后，接着在晶圆100的背面100b形成一晶背重绕线层140。晶背重绕线层140与直通硅穿孔102电性连接。根据本发明实施例，晶背重绕线层140可以包含凸块垫142。

如图10所示，根据本发明实施例，多个可控崩塌芯片连接(C4)凸块150分别在凸块垫142上形成。根据本发明实施例，优选来说，C4凸块150的直径约10～100微米，间距(pitch)约200微米。最佳来说，间距为50～150微米。

如图11所示，接着沿晶圆100的切割道区域切割，得到个别的半导体组件10。晶圆100在切割后，变成个别的中介层基板101。根据本发明实施例，每个半导体组件10可以包含至少一半导体芯片或晶粒安装在中介层基板101的上表面。

如图12所示，根据本发明实施例，接着将半导体组件10安装到一封装基板300上，然后后续可以用模塑料(图未示)将半导体组件10密封住。由于芯片或晶粒120被翘曲抑制罩200盖住，因此并不会与模塑料直接接触。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和 原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。