半导体元件的制造方法与流程

本

技术实现要素：
涉及一种半导体元件的制造方法，且特别是涉及一种具有鳍状结构的半导体元件的制造方法。

背景技术：

随着场效晶体管元件尺寸逐渐缩小的需求，鳍状场效晶体管元件取代平面式的场效晶体管元件已逐渐成为目前的主流趋势。

更进一步，因应目前将具有不同特性的元件整合至单一装置的趋势，鳍状场效晶体管元件中的鳍状结构的型态及其制作与改良，也成为目前业界研究的主要课题。

发明内容

本发明内容有关于一种半导体元件的制造方法。根据实施例的半导体元件的制造方法，由于第一凹槽和第二凹槽分别以不同的第一蚀刻制作工艺和第二蚀刻制作工艺制作而成，因而第一凹槽和第二凹槽可具有不同深度，使得平坦化制作工艺之后的第一外延层和第二外延层可具有不同高度，进而使得第一鳍状结构的第一外延段和第二鳍状结构的第二外延段可具有不同高度，而令第一鳍状结构和第二鳍状结构可以应用于半导体元件中具有不同功能的组件。

根据本发明内容的一实施例，提出一种半导体元件的制造方法。半导体元件的制造方法包括以下步骤：提供一基底；形成一第一凹槽于基底内，第一凹槽具有一第一深度；形成一第二凹槽于基底内，第二凹槽具有一第二深度，第二深度不同于第一深度；形成一第一外延层于第一凹槽内；形成一第二外延层于第二凹槽内；去除部分第一外延层及部分基底以形成多个第一鳍状结构；以及去除部分第二外延层及部分基底以形成多个第二鳍状结构。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附附图，作详细说明如下：

附图说明

图1a～图1h为本发明的一实施例的半导体元件的制造方法示意图；

图2a～图2h为本发明的另一实施例的半导体元件的制造方法示意图；

图3a～图3f为本发明的再一实施例的半导体元件的制造方法示意图；

图4为本发明的又一实施例的半导体元件的制造方法示意图；

图5为本发明的更一实施例的半导体元件的制造方法示意图；

图6为本发明的再另一实施例的半导体元件的制造方法示意图。

符号说明

100：基底

110、140：硬掩模

120：图案化掩模

130：离子注入制作工艺

150：图案化结构

150s：侧壁结构

200：阱区

210：第一阱区

220：第二阱区

300：第一凹槽

300a：第一外延层

300b：第一外延段

400：第二凹槽

400a：第二外延层

400b：第二外延段

500：第一鳍状结构

600：第二鳍状结构

700：虚置鳍状结构

800：浅沟隔离

810：第一部分

810a：上表面

820：第二部分

d1：第一深度

d2：第二深度

h1、h2：高度

t1：第一沟槽

t2：第二沟槽

具体实施方式

在此发明内容的实施例中，提出一种半导体元件的制造方法。实施例中，由于第一凹槽和第二凹槽分别以不同的第一蚀刻制作工艺和第二蚀刻制作工艺制作而成，因而第一凹槽和第二凹槽可具有不同深度，使得平坦化制作工艺之后的第一外延层和第二外延层可具有不同高度，进而使得第一鳍状结构的第一外延段和第二鳍状结构的第二外延段可具有不同高度，而令第一鳍状结构和第二鳍状结构可以应用于半导体元件中具有不同功能的组件。附图中相同的标号用以标示相同或类似的部分。需注意的是，附图已简化以利清楚说明实施例的内容，实施例所提出的细部结构仅为举例说明之用，并非对本发明内容欲保护的范围做限缩。具有通常知识者当可依据实际实施态样的需要对该些结构加以修饰或变化。

图1a～图1h绘示依照本发明的一实施例的半导体元件的制造方法示意图。首先，如图1a所示，提供一基底100，例如是一硅基底。

接着，如图1a所示，可选择性地于基底100上形成一硬掩模110，硬掩模110例如是氧化硅或氮化硅，但不限于此。然后，可形成一图案化掩模120于硬掩模110上，图案化掩模120例如是图案化光致抗蚀剂。接着，可进行一离子注入制作工艺130，将掺质植入未被图案化掩模120所遮蔽的基底100内，以形成一阱区200于基底100内。

本实施例中，掺质例如是n型掺质，则阱区200例如是n型阱，制作完成的半导体元件例如可以是pmos晶体管。其他实施例中，掺质也可以是p型掺质，则阱区200例如是p型阱。

接着，如图1b所示，形成一第一凹槽300于基底100内，且第一凹槽200具有一第一深度d1。

举例而言，可以形成图案化掩模120于基底100上方且暴露出预定形成 第一凹槽300的区域，接着利用图案化掩模120进行一第一蚀刻制作工艺，以移除部分包含阱区200的基底100，以形成第一凹槽300于基底100内。实施例中，第一凹槽300上方的部分硬掩模110可以在形成如图1b所示的图案化掩模120时一并移除，也可以在进行第一蚀刻制作工艺时一并移除。

接着，如图1c所示，形成一第二凹槽400于基底100内，且第二凹槽400具有一第二深度d2，第二深度d2不同于第一深度d1。本实施例中，如图1c所示，第二深度d2例如是大于第一深度d1。

举例而言，可以形成图案化掩模120于基底100上方且暴露出预定形成第二凹槽400的区域，接着利用图案化掩模120进行一第二蚀刻制作工艺，以移除部分包含阱区200的基底100，以形成第二凹槽400于基底100内。实施例中，第二凹槽400上方的部分硬掩模110可以在形成如图1c所示的图案化掩模120时一并移除，也可以利用第二蚀刻制作工艺移除。

实施例中，第一凹槽300和第二凹槽400分别以不同的第一蚀刻制作工艺和第二蚀刻制作工艺制作而成，因而可以具有不同的深度。

本实施例中，如图1c所示，阱区200形成于第一凹槽300和第二凹槽400下方。

接着，如图1d所示，形成一第一外延层300a于第一凹槽300内，以及形成一第二外延层400a于第二凹槽400内。

本实施例中，如图1d所示，形成第一外延层300a和形成第二外延层400a于一个外延制作工艺中同时进行。本实施例中，第一外延层300a和第二外延层400a具有相同的材料，第一外延层300a和第二外延层400a可包括锗化硅(sige)、碳化硅(sic)、磷化硅(sip)、砷化镓(gaas)、磷化铟(inp)、砷化铟镓(ingaas)或磷化铟铝(inalp)。

接着，如图1e～图1h所示，去除部分第一外延层300a及部分基底100以形成多个第一鳍状结构500，以及去除部分第二外延层400a及部分基底100以形成多个第二鳍状结构600。本实施例的第一鳍状结构500和第二鳍状结构600的制造方法例如可包括以下步骤。

如图1e所示，进行一平坦化制作工艺，例如以化学机械研磨(chemicalmechanicalpolishing，cmp)制作工艺去除部分第一外延层300a和部分第二外延层400a，使剩余的第一外延层300a和第二外延层400a的上表面切齐硬掩模110的上表面。至此，由于第一凹槽300和第二凹槽400分别以不同 的第一蚀刻制作工艺和第二蚀刻制作工艺制作而成，因而第一凹槽300的第一深度d1和第二凹槽400的第二深度d2不同，使得平坦化制作工艺之后的第一外延层300a的高度h1和第二外延层400a的高度h2不同。

如图1f～图1g所示，可形成硬掩模110于第一外延层300a和第二外延层400a上，并形成另一硬掩模140于硬掩模110上，接着以侧壁图案转移(sidewallimagetransfer，sit)技术或光刻蚀刻方式去除部分硬掩模140、部分硬掩模110、部分第一外延层300a、部分第二外延层400a和部分基底100，以形成第一鳍状结构500和第二鳍状结构600。本实施例中，去除部分第一外延层300a和去除部分第二外延层400a同时进行。实施例中，硬掩模140例如是氧化硅或氮化硅，硬掩模110的材料和硬掩模140的材料可以相同或不同。

如图1g所示，第一鳍状结构500具有第一外延段300b，第二鳍状结构600具有第二外延段400b，第一外延段300b由第一外延层300a所形成且其高度与第一外延层300a的高度h1实质上相同，第二外延段400b由第二外延层400a所形成且其高度和第二外延层400a的高度h2实质上相同。并且，如图1g所示，也形成虚置鳍状结构(dummyfinstructure)700，虚置鳍状结构700不具有任何外延段。

根据本发明内容的实施例，由于第一凹槽300和第二凹槽400分别以不同的第一蚀刻制作工艺和第二蚀刻制作工艺制作而成，因而第一凹槽300的第一深度d1和第二凹槽400的第二深度d2不同，使得平坦化制作工艺之后的第一外延层300a的高度h1和第二外延层400a的高度h2不同，进而使得第一鳍状结构500的第一外延段300b和第二鳍状结构600的第二外延段400b具有不同高度，而令第一鳍状结构500和第二鳍状结构600可以应用于半导体元件中具有不同功能的组件。

本实施例中，以侧壁图案转移技术进行，其中形成图案化结构150于硬掩模140上，并形成侧壁结构150s于图案化结构150的侧壁上，接着移除图案化结构150并根据侧壁结构150s形成其下的第一鳍状结构500和第二鳍状结构600，最后移除侧壁结构150s。

并且，本实施例中，第一鳍状结构500和第二鳍状结构600在同一个步骤中形成。如图1g所示，第一鳍状结构500之间具有多个第一沟槽t1，第二鳍状结构600之间具有多个第二沟槽t2，第一沟槽t1的深度与第二沟槽 t2的深度为相同。

接着，如图1h所示，先沉积一绝缘层(未绘示于图中)覆盖第一鳍状结构500和第二鳍状结构600，接着进行一蚀刻制作工艺，去除部分绝缘层以使得剩余的绝缘层上表面略低于第一鳍状结构500的第一外延段300b以及第二鳍状结构600的第二外延段400b，而形成一浅沟隔离800，浅沟隔离800环绕第一鳍状结构500和第二鳍状结构600。

之后，可对目前的半导体元件结构进行后续的晶体管制作工艺。举例而言，可依据需求形成栅极结构于第一鳍状结构500和第二鳍状结构600上，形成间隙壁于栅极结构旁，并形成源极/漏极区于间隙壁两侧的鳍状结构(第一鳍状结构500和/或第二鳍状结构600)内。接着，形成层间介电层于于栅极结构上，并选择性地进行金属栅极置换(replacementmetalgate，rmg)制作工艺将栅极结构置换为金属栅极。至此，则完成本实施例的半导体元件的晶体管制作工艺的制作。

图2a～图2h绘示依照本发明的另一实施例的半导体元件的制造方法示意图。本实施例中与前述实施例相同或相似的元件沿用同样或相似的元件标号，且相同或相似元件的相关说明请参考前述，在此不再赘述。

如图2a所示，提供基底100，以及选择性地于基底100上形成硬掩模110。

如图2b所示，可形成图案化掩模120于硬掩模110上，接着，可进行离子注入制作工艺130，将掺质植入未被图案化掩模120所遮蔽的基底100内，以形成一第一阱区210于基底100内。并且，接着利用图案化掩模120进行第一蚀刻制作工艺，以移除部分包含第一阱区210的基底100，以形成第一凹槽300于基底100内。至此，第一阱区210形成于基底100内及第一凹槽300下方。

接着，如图2c所示，可进行离子注入制作工艺130，将掺质植入未被图案化掩模120所遮蔽的基底100内，以形成一第二阱区220于基底100内。实施例中，第一阱区210的掺质和第二阱区220的掺质可以相同或不同；举例而言，第一阱区210的掺质和第二阱区220的掺质可以具有不同注入浓度和/或不同掺质材料，但不以此为限。一些实施例中，掺质例如分别是n型掺质或p型掺质，则第一阱区210和第二阱区210例如分别是n型阱或p型阱。

接着，利用图案化掩模120进行第二蚀刻制作工艺，以移除部分包含第二阱区220的基底100，以形成第二凹槽400于基底100内。至此，第二阱区220形成于基底100内及第二凹槽400下方。

接着，如图2d所示，形成第一外延层300a于第一凹槽300内，以及形成第二外延层400a于第二凹槽400内。本实施例中，形成第一外延层300a和形成第二外延层400a于一个外延制作工艺中同时进行，第一外延层300a和第二外延层400a具有相同的材料。

接着，如图2e～图2h所示，去除部分第一外延层300a及部分基底100以形成多个第一鳍状结构500，以及去除部分第二外延层400a及部分基底100以形成多个第二鳍状结构600。本实施例的第一鳍状结构500和第二鳍状结构600的制造方法例如可包括如图1e～图1h所示的步骤，在此不再赘述。

图3a～图3f绘示依照本发明的再一实施例的半导体元件的制造方法示意图。本实施例中与前述实施例相同或相似的元件沿用同样或相似的元件标号，且相同或相似元件的相关说明请参考前述，在此不再赘述。

如图3a～图3b所示，以类似于如图2a～图2b所示的步骤，提供基底100，选择性地于基底100上形成硬掩模110，形成图案化掩模120于硬掩模110上，以及以离子注入制作工艺130形成一第一阱区210于基底100内。并且，接着利用图案化掩模120进行第一蚀刻制作工艺，以形成第一凹槽300于基底100内。

接着，如图3c所示，以一第一外延制作工艺形成第一外延层300a于第一凹槽300内。

接着，如图3d所示，进行一平坦化制作工艺，例如以化学机械研磨制作工艺去除部分第一外延层300a，接着，再沉积硬掩模材料于第一外延层300a的上表面，以形成如图3d所示的硬掩模110。

接着，如图3e所示，以一第二外延制作工艺形成第二外延层400a。举例而言，以离子注入制作工艺130形成第二阱区220于基底100内，接着利用图案化掩模120进行第二蚀刻制作工艺，以形成第二凹槽400于基底100内。然后，以第二外延制作工艺形成第二外延层400a于第二凹槽400内；接着，以平坦化制作工艺去除部分第一外延层300a和部分第二外延层400a，使剩余的第一外延层300a和第二外延层400a的上表面切齐硬掩模 110的上表面。

实施例中，第一外延层300a的材料例如不同于第二外延层400a的材料。一些实施例中，第一外延层300a的材料例如为n型(n-type)材料，而第二外延层400a的材料例如为p型(p-type)材料；或者第一外延层300a的材料例如为p型材料，而第二外延层400a的材料例如为n型材料。一实施例中，举例而言，第一外延层300a的材料和第二外延层400a的材料例如可均为锗化硅(sige)，其中锗含量为15～80％，而第一外延层300a和第二外延层400a的锗化硅具有不同的锗含量。

实施例中，第一外延层300a和第二外延层400a可分别独立地包括锗化硅(sige)、碳化硅(sic)、磷化硅(sip)、砷化镓(gaas)、磷化铟(inp)、砷化铟镓(ingaas)或磷化铟铝(inalp)。

接着，如图3f所示，可形成硬掩模110于第一外延层300a和第二外延层400a上，并形成另一硬掩模140于硬掩模110上，接着以侧壁图案转移技术或光刻蚀刻方式去除部分硬掩模140、部分硬掩模110、部分第一外延层300a、部分第二外延层400a和部分基底100，以形成第一鳍状结构500和第二鳍状结构600。

图4绘示依照本发明的又一实施例的半导体元件的制造方法示意图。本实施例中与前述实施例相同或相似的元件沿用同样或相似的元件标号，且相同或相似元件的相关说明请参考前述，在此不再赘述。

请同时参照图2a～图2e和图4。首先，如图2a～图2e所示，形成第一外延层300a于第一凹槽300内，以及形成第二外延层400a于第二凹槽400内，且第一阱区210和第二阱区220分别位于第一凹槽300和第二凹槽400下方。

接着，如图4所示，去除部分第一外延层300a及部分基底100以形成多个第一鳍状结构500，以及去除部分第二外延层400a及部分基底100以形成多个第二鳍状结构600，且去除部分第二外延层400a的步骤在去除部分第一外延层300a的步骤之后进行。

实施例中，举例而言，可经由一次光刻蚀刻方式先移除部分第一外延层300a，再经由另一次光刻蚀刻方式移除部分第二外延层400a。如此一来，形成的第一鳍状结构500之间具有多个第一沟槽t1，而形成的第二鳍状结构600之间具有多个第二沟槽t2，经由分别控制两次蚀刻的程度，可以令 第一沟槽t1的深度例如是不同于第二沟槽t2的深度。

图5绘示依照本发明的更一实施例的半导体元件的制造方法示意图。本实施例中与前述实施例相同或相似的元件沿用同样或相似的元件标号，且相同或相似元件的相关说明请参考前述，在此不再赘述。

请同时参照图2a～图2h和图5。首先，如图2a～图2h所示，形成第一外延层300a于第一凹槽300内，形成第二外延层400a于第二凹槽400内；接着，形成第一外延层300a于第一凹槽300内，以及形成第二外延层400a于第二凹槽400内；然后，去除部分第一外延层300a及部分基底100以形成多个第一鳍状结构500，以及去除部分第二外延层400a及部分基底100以形成多个第二鳍状结构600。

接着，如图5所示，形成浅沟隔离800。一些实施例中，浅沟隔离800具有一第一部分810环绕第一鳍状结构500以及一第二部分820环绕第二鳍状结构600，第一部分810的上表面810a高于或低于第二部分820的上表面820a。本实施例中，如图5所示，第一部分810的上表面810a高于第二部分820的上表面820a。

举例而言，可先沉积一绝缘层(未绘示于图中)覆盖第一鳍状结构500和第二鳍状结构600。接着，进行第一次蚀刻制作工艺，去除对应第一鳍状结构500的部分绝缘层，以使得剩余的部分绝缘层的上表面略低于第一鳍状结构500的第一外延段300b，而形成浅沟隔离800的第一部分810。然后，进行第二次蚀刻制作工艺，去除对应第二鳍状结构600的部分绝缘层，以使得剩余的部分绝缘层上表面略低于第二鳍状结构600的第二外延段400b，而形成浅沟隔离800的第二部分820。

图6绘示依照本发明的再另一实施例的半导体元件的制造方法示意图。本实施例中与前述实施例相同或相似的元件沿用同样或相似的元件标号，且相同或相似元件的相关说明请参考前述，在此不再赘述。

请同时参照图2a～图2h和图6。本实施例与图2a～图2h的实施例的差别在于，第一凹槽300和第二凹槽400彼此相邻，而使得形成的第一外延层300a和第二外延层400a也相邻，因此形成的第一鳍状结构500和第二鳍状结构600之间不具有任何虚置鳍状结构700。

综上所述，虽然结合以上较佳实施例揭露了本发明，然而其并非用以限定本发明。本发明所属技术领域中熟悉此技术者，在不脱离本发明的精神和 范围内，可作各种的更动与润饰。因此，本发明的保护范围应以附上的权利要求所界定的为准。