半导体结构和形成半导体结构的方法与流程

本发明的实施例涉及集成电路器件，更具体地，涉及半导体结构和形成半导体结构的方法。

背景技术：

随着对半导体制造中的微型化和性能的需求量增加，在半导体衬底上制造的导体的密度越来越高，导致导体之间的间距或谷变窄。

一般地，在导体和导体之间的谷上方施加钝化材料。然而，变窄的谷增加了用钝化材料填充谷的难度，这经常影响随后的光刻胶的施加并且从而影响光刻工艺。半导体结构上的导体之间的间隔和绝缘成为半导体制造中的关键问题。

技术实现要素：

本发明的实施例提供了一种用于制造半导体结构的方法，所述方法包括：接收其上具有彼此邻近的两段导体的衬底以及位于所述两段导体之间的谷；用第一钝化材料填充所述谷以形成钝化谷；施加上覆所述两段导体和所述钝化谷并且位于所述衬底上方的第二钝化材料；以及去除上覆所述两段导体和所述钝化谷的所述第二钝化材料以及位于所述衬底上方但没有与所述两段导体和所述钝化谷接触的所述第二钝化材料。

本发明的另一实施例提供了一种用于制造半导体结构的方法，所述方法包括：接收其上具有彼此邻近的两段导体的衬底以及位于所述两段导体之间的谷；用第一钝化材料填充所述谷和所述两段导体的顶面，其中，位于所述谷中的所述第一钝化材料形成钝化谷，并且位于所述两段导体和所述钝化谷的所述顶面上的所述第一钝化材料形成钝化膜；施加上覆所述钝化膜并且位于所述衬底上方的第二钝化材料；以及去除所述钝化膜、上覆所述钝化膜的所述第二钝化材料以及位于所述衬底上方但没有与所述两段导体和所述钝化谷接触的所述第二钝化材料。

本发明的又一实施例提供了一种半导体结构，包括：衬底，其上具有彼此邻近的两段导体；谷，位于所述两段导体之间；钝化侧壁快，覆盖所述两段导体和所述谷的侧面。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的半导体结构的截面图。

图2是根据一些实施例的形成半导体结构的工艺流程图。

图3A至图3D是根据一些实施例的处于用于形成半导体结构的方法的各个阶段的截面图。

图4是根据一些实施例的形成半导体结构的另一工艺流程图。

图5A至图5D是根据一些实施例的处于用于形成半导体结构的另一方法的各个阶段的截面图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

除非上下文另有明确规定，否则单数形式“一”、“一个”和“这”包括复述指代。因此，除非上下文清楚地说明，否则形貌区域包括具有两个或多个这样的形貌区域的方面。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。

虽然本发明通过参考半导体结构的形成说明，但是应该理解，这个能同样地适用于在衬底的表面上可以有利地形成半导体结构的任何光刻制造工艺。

上述提到的，形成具有按比例缩小的尺寸和按比例增大的集成电路的密度的集成电路器件变得越来越有挑战性。随着集成电路密度的增加，下面的导体相应地更紧密地对齐，致使两段导体之间的间距更窄。

为了精细地隔离和保护导体或导线，具有介电特性的钝化层通常覆盖在导线上和线之间的间隔或谷上。导线上的钝化层的覆盖是另一个问题，其覆盖率较差为40％。

此外，由于钝化子在拐角处比在表面上沉积得更快，因此钝化粒子趋向于驻留在谷的上拐角处，从而使其它钝化粒子可以到达谷的底部的入口变窄。由于较多的钝化粒子在上拐角处并且较少的钝化粒子在底部上，因此仅谷的顶区和外围部分逐渐沉积有薄的钝化层，更不用说，间距的变窄使钝化层更难以填充谷。谷中的钝化层的不完全填充产生了锁孔模式的腔或隧道并且在导体的侧面旁边具有开口。

在随后的光刻胶涂布期间，光刻胶可以沉入隧道，致使谷之上的光刻胶层更薄。一方面，在蚀刻之后，光刻胶的薄化在钝化层中产生孔。另一方面，隧道中残留的空气将随着温度的升高膨胀。由于隧道内空气的膨胀，隧道内的光刻胶被挤出，在随后的加热过程期间，这将挤压围绕衬底和导体的光刻胶并且引起光刻胶的膨胀。换句话说，在具有热改变的随后的过程中，钝化层中的隧道的开口更经受光刻胶的入侵和残留的问题的影响。相应地，密封钝化层中的腔的开口是非常重要的。

通过阻碍隧道的形成来减轻问题，图案化梯形导线或在布线的最后一层之前形成更好的平坦化可以改进钝化层的覆盖并且阻碍隧道的形成，但是仍遭受过程的完善性、生产率和复杂化的问题。

为了解决上述提到的问题，本发明提供了半导体结构和用于形成半导体结构的方法，在隧道的开口上方用钝化材料形成了钝化侧壁块。因此，可以克服沉入半导体结构中的隧道的残留的光刻胶的应变。

参照图1，图1示出了半导体器件100的示意区域布置的截面侧视图。半导体结构100是离散的、较大的半导体器件的部分，在离散的、较大的半导体器件中，在衬底110的表面上制定集成电路。所提出的电路通过随后在器件上制造多层的、互连的金属布线网络创建。

通过在器件上沉积绝缘层、在绝缘层内图案化并且蚀刻开口并且最终在绝缘层的开口上方施加导电材料层的方式来形成多层布线。导体，更具体地称为导线，通过在绝缘层的开口上方溅射或真空蒸发来沉积，而导线200，也称为导体段，形成了器件的接触件之间的互连件，从而建立了第一层级基本电路。

在一些实施例中，第一层级基本电路可以进一步互连至具有开口的额外的绝缘层上布置的额外的布线层级。在各个实施例中，导线也可以将外围中的小接合焊盘互连至集成电路芯片的中心的大芯片焊盘。因此，最终层级电路从最上的金属间介电(ILD)层的顶部上的外围接合焊盘指向接合至外部布线并且由接合焊盘围绕的芯片焊盘的布线。

依赖整体的集成电路设计的组成，在多个实施例中，广泛地采用了两层或多层冶金和一层或两层图案化的多晶硅以形成互连件。精心设计的导线的布局不仅提供了集成电路设计中优越的灵活性，而且允许用于金属布线电阻和电流容量的裕度设置中有更多的余地。

在用于布线的导体的材料方面，铝(Al)因其高电导率和适用于半导体结构制造而被认为是主流材料，而铜(Cu)显示了在高速或低压半导体器件中的较低电阻和优越的集成。由于仅采用铜(Cu)作为布线材料可能会显示出对腐蚀和环境侵蚀的敏感性以及制造成本的升高，因此导线的设计面对铜(Cu)和铝(Al)之间的折衷。

在各个实施例中，该设计是在最后一层铜(Cu)布线上方放置一层铝(Al)，同时施加开口层以连接铝(Al)层和铜(Cu)层。通过这种方法，布线的接合制造为直接穿过开口至下面的铜(Cu)布线。

此外，在一些其它实施例中，在多层布线堆叠件中，铜(Cu)用作下部的布线并且铝(Al)作为上部的布线，同时建立铜(Cu)布线和铝(Al)布线之间的扩散阻挡层以防止上部布线和下部布线之间的金属扩散。一般地，扩散阻挡层可以是钛(Ti)层、氮化钛(TiN)层或Ti层和TiN层的组合堆叠层。此外，混合铝(Al)合金与铜(Cu)和硅(Si)在形成导体中也是有用的。

一旦确定了导体的配置，并且布置了布线的最终层，优先进行接合焊盘上的开口的图案化，通过开口，布线可将焊盘接合至外部芯片封装件。因此，在一些实施例中，可以将光刻胶(PR)层施加至导线以促进蚀刻并且因此在接合焊盘上形成开口。

在各个实施例中，为了在有限的空间的集成电路中提供用于数据存储和更快的数据处理的更多的容量，增加集成电路的密度是至关重要的。下面的导体的布线相应地更紧密的对准，这使得两段导体200之间的间隔(在一些实施例中，称为谷300)不断缩小。

参照图2，图2详尽阐述了根据一些实施例的形成半导体结构的工艺流程图。在形成半导体结构的工艺中，除了布线布局和蚀刻形成用于布线互连件的开口外，不同的导线层之间微妙的绝缘以精细调节集成电路之间的通信以及保护导线防侵蚀也具有巨大的重要性。因此，在多个实施例中，钝化材料410，也称为介电材料，施加至导体并且在光刻胶下面被图案化。

在各个实施例中，形成半导体结构的全过程的中心围绕施加钝化材料410的周期以对导体提供绝缘以及保护并且蚀刻以去除额外的钝化材料410而揭露用于互连件的导体的顶面202。

更具体地，形成半导体结构的全过程可以进一步分为两个阶段。第一阶段涉及在半导体结构上方施加第一钝化材料410以及蚀刻掉第一钝化材料的不期望的部分以暴露两段导体的顶面202。第二阶段涉及在半导体结构上方施加第二钝化材料420以及蚀刻掉第二钝化材料的不期望的部分，不仅再一次暴露两段导体的顶面，而且形成了用于覆盖两段导体和钝化谷的侧面204的钝化侧壁块426，因此，防止了潜在问题的产生。在多个实施例中，两个阶段的蚀刻过程不仅改善了蚀刻选择性，而且对半导体结构提供了更坚固的保护和功能。

换句话说，在接收其上具有彼此邻近的两段导体200的衬底110以及位于两段导体之间的谷300的过程502之后，执行用第一钝化材料410填充谷300的过程504以形成钝化谷412而揭露导体和钝化谷的顶面202是至关重要的。通过在两段导体200和谷300上方施加第一钝化材料410以及蚀刻上覆两段导体和钝化谷的第一钝化材料414来实施用第一钝化材料410填充谷300的操作。

下一步，在各个实施例中，之后实施施加覆盖两段导体200和钝化谷412的第二钝化材料420的过程506。在施加第二钝化材料420之后为第二蚀刻工艺：去除上覆两段导体和钝化谷的第二钝化材料422以及位于衬底上方但没有与两段导体和钝化谷接触的第二钝化材料424的过程508。在一些实施例中，这个过程508通过进一步蚀刻掉更高的并且与两段导体和钝化谷接触的部分第二钝化材料(也称为上覆钝化侧壁块的第二钝化材料428)来产生钝化侧壁块426。

下一步，参照图3A，图3A示出了根据一些实施例的形成半导体结构的第一阶段的截面图。由于透光率高，抗水性和可靠性好，钝化层410不仅用作将不同层级的布线彼此分隔开的电隔离件，而且可以用作保护涂层以防护集成电路受潮、污染和划痕，并且因此施加至半导体结构。

在施加第一钝化材料410的这个工艺中，可以采用某些钝化物质。钝化材料可以是有机的或无机的。在一些实施例中，第一钝化材料410可以是诸如苯并环丁烯(BCB)和聚酰亚胺(PI)的有机物质或诸如未掺杂的硅玻璃(USG)、正硅酸乙酯(TEOS)、磷硅酸盐玻璃(PSG)、氮化硅(SiN)或氧化硅(SiO₂)的无机物质。

通过化学汽相沉积(CVD)(这是促进挥发性前体反应并且附着至衬底表面以产生更好的沉积的微加工工艺)沉积钝化材料。CVD可以以根据不同的因素(诸如，操作压力、蒸汽的物理特性和等离子体方法)分类的各种形式操作。

在一些实施例中，在大气压下实施大气压CVD(APCVD)，而在次大气压下发生低压CVD(LPCVD)以减小不期望的气相反应并且增强横跨衬底的沉积的均匀性。与此相反，超高真空CVD(UHVCVD)可以在极低的压力下操作，通常低于10^-6Pa(或10^-8托)以减小副作用。在各个实施例中，LPCVD或UHVCVD是最常采用的。

同时，化学汽相沉积(CVD)可以通过等离子体方法分类。在各个实施例中，等离子体增强CVD(PECVD)采用等离子体以改进前体的反应速率，这允许在更低的温度下沉积。由于较低的操作温度，PECVD在有机涂层(诸如氧化硅(SiO₂)或等离子体聚合物)的沉积中是非常有用的，并且因此广泛地应用在纳米粒子表面的功能化中。在各个实施例中，远程等离子体增强CVD(RPECVD)从等离子体区域去除衬底以进一步驱动工艺条件降至室温。此外，在一些实施例中，采用原子层CVD(ALCVD)以沉积不同粒子的连续层而产生多层结晶膜。

在各个实施例中，第一钝化材料410沉积在谷300和两段导体的顶面202上。谷300上的第一钝化材料410的沉积形成了钝化谷412，而两段导体的顶面202上的第一钝化材料410的沉积形成了上覆两段导体和钝化谷的第一钝化材料414。

在一些实施例中，由于靠近导体的边缘的额外光掩模额外地施加至两段导体和谷旁边的裸衬底110，在裸衬底110上或沿着两段导体和钝化谷的侧面204的侧壁没有形成额外的第一钝化材料410。

下一步，参照图3B，图3B示出了根据一些实施例的形成半导体结构的第二阶段的截面图。在半导体结构100上方施加第一钝化材料410之后，蚀刻以去除第一钝化材料的不期望的部分是必要的。

材料的蚀刻方法包括湿蚀刻和干蚀刻。而湿蚀刻采用液体或化学溶剂作为蚀刻剂，干蚀刻采用离子、气态的蚀刻剂以用更可控、定向和各向异性的方式蚀刻材料。因此，干蚀刻，在一些实施例中也称为干毯状蚀刻，通常在钝化层410的蚀刻中操作。

干毯状蚀刻包括反应离子蚀刻(RIE)和高密度等离子体(HDP)蚀刻(在某些方面不同)。在各个实施例中，通过将表面暴露于包括氟碳化合物、氧、氯或三氯化硼的离子(可以与额外的氮、氩或氦结合)的轰击，以从单射频(RF)源下方的暴露的表面去除部分材料来实施反应离子蚀刻(RIE)。

在一些实施例中，高密度等离子体(HDP)蚀刻利用分隔开的射频(RF)源，这将等离子电源与离子加速场分隔开。高密度等离子体(HDP)蚀刻使高密度等离子体能够在低压下获得，这改进了定向蚀刻、减小衬底损害并且保持兼容的蚀刻速率。

为了暴露两段导体和钝化谷的顶面202，采用HDP和RIE作为第一蚀刻，这样操作以去除上覆两段导体的第一钝化材料414并且揭露两段导体和钝化谷的顶面202。这样，蚀刻满足了填充谷300的目的以形成钝化谷412而促进两段导体200之间的绝缘。

转向图3C，图3C示出了根据一些实施例的形成半导体结构的第三阶段的截面图。在蚀刻第一钝化材料410的某些部分之后，施加第二钝化材料是必要的以进一步保护面向裸衬底的两段导体和钝化谷的侧面204。

在施加第二钝化材料420的这个过程中，可以采用某些钝化物质。在一些实施例中，该材料可以是诸如苯并环丁烯(BCB)和聚酰亚胺(PI)的有机物质或诸如未掺杂的硅玻璃(USG)、正硅酸乙酯(TEOS)、磷硅酸盐玻璃(PSG)、氮化硅(SiN)或氧化硅(SiO₂)的无机物质。换句话说，第一钝化材料和第二钝化材料可以是相同或不同的物质。

在一些实施例中，通过化学汽相沉积(CVD)沉积第二钝化材料，更好地为PECVD。在一些实施例中，半导体结构的表面可以分类成多个较高区域和较低区域。较高区域包含两段导体200和钝化谷412，而较低区域仅包含裸衬底。横跨半导体结构的形貌的不同导致了沉积的第二钝化材料的层级不同。

根据半导体结构的形貌，沉积在不同结构上的第二钝化材料的高度可以不同。由于化学汽相沉积(CVD)中材料的均匀沉积，上覆两段导体和钝化谷的第二钝化材料422与位于衬底上方但没有与两段导体和钝化谷接触的第二钝化材料424一样高。

然而，在形貌间隙的边缘上，即与两段导体和钝化谷接触的衬底的区域，第二钝化材料趋向于形成薄层以完全地包封面向衬底的两段导体和钝化谷的侧面204。因此，与两段导体和钝化谷接触的位于衬底上方的第二钝化材料的高度是上覆两段导体和钝化谷的第二钝化材料422和两段导体200的总高度。

下一步，参照图3D，在施加第二钝化材料之后是第二蚀刻工艺。在一些实施例中，第二蚀刻不仅采用不同的蚀刻剂组合，而且以增加的蚀刻选择性各向同性地蚀刻第二钝化材料。毯状干蚀刻的蚀刻剂从顶部均匀地降解第二钝化材料，因此在给定的一段时间内去除相同高度的层级。

在各个实施例中，由于上覆两段导体和钝化谷的第二钝化材料422与位于衬底上方但没有与两段导体和钝化谷接触的第二钝化材料424一样高，因此将以相同的速率逐步去除第二钝化材料的两部分。在位于衬底上方与两段导体和钝化谷接触的较高的第二钝化材料方面，由于较高的钝化材料的上部分与上覆两段导体和钝化谷的第二钝化材料422一样高，因此，同样以相同的速率蚀刻位于衬底上方与两段导体和钝化谷接触的第二钝化材料的上部分。

因此，在特定的时间内，上覆两段导体和钝化谷的第二钝化材料422、位于衬底上方但没有与两段导体和钝化谷接触的第二钝化材料424以及位于衬底上方与两段导体和钝化谷接触的第二钝化材料的上部分(称为上覆钝化侧壁块的第二钝化材料428)均通过蚀刻剂去除，留下覆盖面向裸衬底的两段导体和钝化谷的侧面204的钝化侧壁块426。没有过蚀刻，钝化侧壁块426可以完全密封两段导体和钝化谷的侧面204，防止钝化谷412的暴露及其进一步的问题。在各个实施例中，钝化侧壁块426和钝化谷412形成T形的图案。

参照图4，图4详尽阐述了根据一些实施例的形成半导体结构100的另一工艺流程图。在各个实施例中，形成半导体结构的全过程涉及施加第一钝化材料410、部分地蚀刻掉第一钝化材料的不期望的部分、施加第二钝化材料420以及蚀刻掉第二钝化材料的不期望的部分以暴露两段导体和钝化谷的顶面202并且形成钝化侧壁块426以避免潜在的问题发生。

这个工艺与先前所述的工艺的不同在于第一蚀刻的程度。在各个实施例中，第一蚀刻指定为不完全的，留下两段导体和钝化谷的顶面202上的第一钝化材料的薄层，因此形成钝化膜415。由于钝化膜，没有暴露两段导体200并且因此第二钝化材料沉积在钝化膜上。在第二蚀刻期间，去除钝化膜415和第二钝化材料的其它不期望的部分，这揭露了两段导体和钝化谷的顶面202并且留下覆盖面向裸衬底110的两段导体和钝化谷的侧面204的钝化侧壁块426。

首先，不完全的蚀刻减少了蚀刻的时间并且由于更易计算时间段，防止了过蚀刻的发生。其次，由于额外的钝化膜415的存在，上覆两段导体和钝化谷的第二钝化材料422的高度可以更低，这减少了沉积时间和第二钝化材料的量，节约了大量的制造成本。

换句话说，在接收其上具有彼此邻近的两段导体200的衬底110以及位于两段导体之间的谷300的过程602之后，实施用第一钝化材料410填充谷300和两段导体的顶面202的过程604是至关重要的。

在随后的第一蚀刻中，没有完全地去除两段导体和钝化谷的顶面上方的第一钝化材料414。结果为仅去除了两段导体和钝化谷的顶面上方的第一钝化材料的上部分(称为上覆钝化膜的第一钝化材料416)，留下两段导体和钝化谷的顶面202上的钝化膜415。

下一步，在各个实施例中，之后实施施加上覆钝化膜415的第二钝化材料420的过程606。在施加第二钝化材料420之后是第二蚀刻工艺：去除钝化膜415、上覆钝化膜的第二钝化材料423以及位于衬底上方但没有与两段导体和钝化谷接触的第二钝化材料424的过程608。在一些实施例中，这个过程608通过进一步蚀刻掉高于两段导体和钝化谷并且沿着两段导体和钝化谷的侧面的第二钝化材料(也称为上覆钝化侧壁块的第二钝化材料428)而产生钝化侧壁块426。

下一步，参照图5A，图5A示出了根据一些实施例的用于形成半导体结构的另一方法的第一阶段的截面图。在各个实施例中，第一钝化材料410施加至半导体结构100并且沉积在谷300和两段导体200的顶面上。谷300上的第一钝化材料410的沉积形成了钝化谷412，而两段导体200的顶面上的第一钝化材料410的沉积形成了上覆两段导体的第一钝化材料414。

在一些实施例中，由于将靠近导体的边缘的额外的光掩模额外地施加至两段导体和谷旁边的裸衬底110，因此，在裸衬底110上或沿着两段导体和钝化谷的侧面204的侧壁没有形成额外的第一钝化材料410。

下一步，参照图5B，图5B示出了根据一些实施例的用于形成半导体结构的另一方法的第二阶段的截面图。在半导体上方施加第一钝化材料之后，随后实施蚀刻以去除第一钝化材料的不期望的部分。

在第一蚀刻中突出了这种方法的区别。在一些实施例中，可以减少HDP蚀刻或RIE的操作时间以去除上覆两段导体的第一钝化材料414，而不能揭露两段导体和钝化谷的顶面202。由于没有提供足够的蚀刻时间，上覆两段导体和钝化谷的第一钝化材料的下部分(在一些实施例中指定为钝化膜415)则保持不变。换句话说，仅去除了上覆两段导体和钝化谷的第一钝化材料的上部分(在一些实施例中指定为上覆钝化膜的第一钝化材料416)。这样，该方法不仅节约了蚀刻的成本，并且防止了钝化谷的过蚀刻的发生。

转向图5C，图5C示出了根据一些实施例的用于形成半导体结构的另一方法的第三阶段的截面图。在蚀刻第一钝化材料410的某些部分之后，施加第二钝化材料是必要的以进一步保护面向裸衬底的两段导体和钝化谷的侧面204。

在一些实施例中，第二钝化材料通过CVD沉积并且由横跨半导体结构的形貌的不同而影响。上覆钝化膜的第二钝化材料423与位于衬底上方但没有与两段导体和钝化谷接触的第二钝化材料424一样高，由于钝化膜415的高度的存在，其可以是相当薄的。然而，在形貌间隙的连接处(即与两段导体和钝化谷接触的衬底)，第二钝化材料倾向于在面向衬底的两段导体和钝化谷的侧面204上形成侧壁。因此，位于衬底上方与两段导体和钝化谷接触的第二钝化材料的高度是钝化膜415、上覆钝化膜的第二钝化材料423和两段导体200的总高度。

下一步，参照图5D，在沉积第二钝化材料之后是第二蚀刻工艺以揭露两段导体和钝化谷的顶面202。由于上覆钝化膜的第二钝化材料423与衬底上方但没有与两段导体和钝化谷接触的第二钝化材料424以及上覆钝化侧壁块的第二钝化材料428的上部分一样高，因此将以相同的速率逐步去除第二钝化材料的这三个部分。

同样，由于上覆钝化侧壁块的第二钝化材料428的下部分与钝化膜415一样高，随后实施这两部分的去除，暴露两段导体和钝化谷的顶面202而没有暴露两段导体和钝化谷的侧面204。这样，剩下钝化侧壁块426以覆盖两段导体和钝化谷的侧面204，防止钝化谷412的暴露及其进一步的问题产生。在各个实施例中，钝化侧壁块426和钝化谷412形成了T形的图案。

根据一些实施例，用于制造半导体结构100的方法包括接收其上具有彼此邻近的两段导体200的衬底110以及位于两段导体200之间的谷300(502)，用第一钝化材料410填充谷300以形成钝化谷412(504)，施加上覆两段导体200和钝化谷412并且位于衬底110上方的第二钝化材料420(506)，并且去除上覆两段导体和钝化谷的第二钝化材料422以及位于衬底上方但没有与两段导体和钝化谷接触的第二钝化材料424(508)。

在上述方法中，其中，通过蚀刻上覆所述两段导体和所述钝化谷的所述第二钝化材料以暴露所述两段导体和所述钝化谷的顶面来实施去除上覆所述两段导体和所述钝化谷的所述第二钝化材料。

在上述方法中，其中，通过蚀刻所述第二钝化材料以留下覆盖所述两段导体和所述钝化谷的侧面的钝化侧壁块来实施去除位于所述衬底上方但没有与所述两段导体和所述钝化谷接触的所述第二钝化材料。

在上述方法中，其中，通过蚀刻所述第二钝化材料以留下覆盖所述两段导体和所述钝化谷的侧面的钝化侧壁块来实施去除位于所述衬底上方但没有与所述两段导体和所述钝化谷接触的所述第二钝化材料，其中，蚀刻所述第二钝化材料以留下所述钝化侧壁块包括蚀刻上覆所述钝化侧壁块的所述第二钝化材料。

在上述方法中，其中，通过蚀刻所述第二钝化材料以留下覆盖所述两段导体和所述钝化谷的侧面的钝化侧壁块来实施去除位于所述衬底上方但没有与所述两段导体和所述钝化谷接触的所述第二钝化材料，其中，所述钝化侧壁块与所述两段导体和所述钝化谷一样高。

在上述方法中，其中，上覆所述两段导体和所述钝化谷的所述第二钝化材料与位于所述衬底上方但没有与所述两段导体和所述钝化谷接触的所述第二钝化材料一样高。

在上述方法中，其中，通过施加上覆所述两段导体和所述谷的所述第一钝化材料以及蚀刻上覆所述两段导体和所述钝化谷的所述第一钝化材料来实施用所述第一钝化材料填充所述谷以形成所述钝化谷。

根据一些实施例，用于制造半导体结构100的另一方法包括接收其上具有彼此邻近的两段导体200的衬底110以及位于两段导体200之间的谷300(602)，用第一钝化材料410填充谷300和两段导体的顶面202，其中，谷300中的第一钝化材料410形成了钝化谷412，并且位于两段导体和钝化谷的顶面202上的第一钝化材料410形成了钝化膜415(604)，施加上覆钝化膜415并且位于衬底110上方的第二钝化材料420(606)，并且去除钝化膜415、上覆钝化膜的第二钝化材料423以及位于衬底上方但没有与两段导体和钝化谷接触的第二钝化材料424(608)。

在上述方法中，其中，通过蚀刻所述钝化膜和上覆所述钝化膜的所述第二钝化材料以暴露所述两段导体和所述钝化谷的所述顶面来实施去除上覆所述两段导体和所述钝化谷的所述第二钝化材料。

在上述方法中，其中，通过蚀刻所述第二钝化材料以留下覆盖所述两段导体和所述钝化谷的侧面的钝化侧壁块来实施去除位于所述衬底上方但没有与所述两段导体和所述钝化谷接触的所述第二钝化材料。

在上述方法中，其中，通过蚀刻所述第二钝化材料以留下覆盖所述两段导体和所述钝化谷的侧面的钝化侧壁块来实施去除位于所述衬底上方但没有与所述两段导体和所述钝化谷接触的所述第二钝化材料，其中，蚀刻所述第二钝化材料以留下所述钝化侧壁块包括蚀刻上覆所述钝化侧壁块的所述第二钝化材料。

在上述方法中，其中，通过蚀刻所述第二钝化材料以留下覆盖所述两段导体和所述钝化谷的侧面的钝化侧壁块来实施去除位于所述衬底上方但没有与所述两段导体和所述钝化谷接触的所述第二钝化材料，其中，所述钝化侧壁块与所述两段导体和所述钝化谷一样高。

在上述方法中，其中，通过蚀刻上覆所述钝化膜的所述第一钝化材料来实施用所述第一钝化材料填充所述谷和所述两段导体的所述顶面。

根据一些实施例，半导体结构包括其上具有彼此邻近的两段导体200的衬底110、位于两段导体200之间的谷300以及覆盖两段导体和谷的侧面204的钝化侧壁块426。

在上述半导体结构中，其中，所述谷由第一钝化材料覆盖以形成钝化谷。

在上述半导体结构中，其中，所述钝化侧壁块包括第二钝化材料。

在上述半导体结构中，其中，第一钝化材料或第二钝化材料包括由未掺杂的硅玻璃(USG)、正硅酸乙酯(TEOS)、磷硅酸盐玻璃(PSG)、氮化硅(SiN)、氧化硅(SiO₂)或苯并环丁烯(BCB)制成的材料。

在上述半导体结构中，其中，所述两段导体包括由铝、铜或它们的组合制成的材料。

在上述半导体结构中，其中，所述钝化侧壁块和钝化谷形成T-形的图案。

在上述半导体结构中，其中，所述钝化侧壁块与所述两段导体一样高。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。