1.一种芯片输入引脚测试装置，所述芯片包括至少一个待测引脚，其特征在于，所述装置包括输出值设置单元、模式设置单元、引脚设置单元、激励生成单元、采样单元、存储单元、输出单元和校验单元；
所述输出值设置单元用于设置输出预设值；
所述模式设置单元用于接收测试信号，让芯片处于测试模式，所述引脚设置单元用于将芯片的待测引脚设置为输入状态；
所述激励生成单元用于生成激励序列，并将激励序列传输至芯片的待测引脚；生成的激励序列与输出预设值相同，所述激励序列包括至少一位数值，每一待测引脚对应接收激励序列中的一位数值；
所述模式设置单元还用于接收采样信号，让芯片处于采样模式，所述采样单元用于对每一待测引脚对应接收的数值进行采样，并将采样结果存储于存储单元中；
所述模式设置单元用于接收采样输出信号，让芯片处于采样输出模式，所述输出单元用于将存储单元中存储的采样结果通过输出引脚传输至校验单元，每一待测引脚对应一输出引脚，输出引脚用于输出一位数值；
所述校验单元用于判断输出单元输出的数值与输出预设值是否相同，若是则校验通过，否则校验不通过。
2.如权利要求1所述的芯片输入引脚测试装置，其特征在于，所述存储单元为寄存器组，所述寄存器组包括多个预设顺序排列的寄存器，每一寄存器用于存储从一个待测引脚上采样的数值。
3.如权利要求1或2所述的芯片输入引脚测试装置，其特征在于，所述激励序列为由数值“0”或“1”组成的序列。
4.如权利要求1所述的芯片输入引脚测试装置，其特征在于，所述校验单元还用于在判定输出单元输出的数值与输出预设值不相同时，标识出输出单元输出的数值与输出预设值两者之间不同数值所在的位数。
5.如权利要求1所述的芯片输入引脚测试装置，其特征在于，所述芯片的数量为多个，且芯片的型号相同，所述激励生成单元用于生成激励序列，并将生成的激励序列并行传输至相同型号的不同芯片的待测引脚。
6.一种芯片输入引脚测试方法，所述方法应用于芯片输入引脚测试装置，所述芯片包括至少一个待测引脚，其特征在于，所述装置包括输出值设置单元、模式设置单元、引脚设置单元、激励生成单元、采样单元、存储单元、输出单元和校验单元；所述方法包括以下步骤：
输出值设置单元设置输出预设值；
模式设置单元接收测试信号，让芯片处于测试模式，引脚设置单元将芯片的待测引脚设置为输入状态；
激励生成单元生成激励序列，并将激励序列传输至芯片的待测引脚；生成的激励序列与输出预设值相同，激励序列包括至少一位数值，每一待测引脚对应接收激励序列中的一位数值；
模式设置单元接收采样信号，让芯片处于采样模式，采样单元对每一待测引脚对应接收的数值进行采样，并将采样结果存储于存储单元中；
模式设置单元接收采样输出信号，让芯片处于采样输出模式，输出单元将存储单元中存储的采样结果通过输出引脚传输至校验单元，每一待测引脚对应一输出引脚，输出引脚用于输出一位数值；
校验单元判断输出单元输出的数值与输出预设值是否相同，若是则校验通过，否则校验不通过。
7.如权利要求6所述的芯片输入引脚测试方法，其特征在于，所述存储单元为寄存器组，所述寄存器组包括多个预设顺序排列的寄存器，每一寄存器用于存储从一个待测引脚上采样的数值。
8.如权利要求6或7所述的芯片输入引脚测试方法，其特征在于，所述激励序列为由数值“0”或“1”组成的序列。
9.如权利要求6所述的芯片输入引脚测试方法，其特征在于，所述方法还包括：
校验单元在判定输出单元输出的数值与输出预设值不相同时，标识出输出单元输出的数值与输出预设值两者之间不同数值所在的位数。
10.如权利要求6所述的芯片输入引脚测试方法，其特征在于，所述芯片的数量为多个，且芯片的型号相同，所述方法包括：
激励生成单元生成激励序列，并将生成的激励序列并行传输至相同型号的不同芯片的待测引脚。