一种鳍式场效应晶体管器件测试结构的制作方法

本实用新型涉及半导体器件技术领域，特别是涉及一种鳍式场效应晶体管器件测试结构。

背景技术：

半导体工业已经进入到纳米技术工艺节点，以追求更高的器件密度、更高的性能和更低的成本。尽管在材料和制造方面实现了突破性的进展，但对缩小如传统MOSFET等平面器件仍然提出了挑战。为了克服这些挑战，电路设计者寻求新颖的结构来实现更高的性能。其中一种解决的途径是开发三维设计，如鳍式场效应晶体管(FinFET，Fin Field-Effect Transistor)。FinFET可认为是从衬底挤出且延伸到栅极中的典型平面器件，利用从衬底延伸的薄“鳍”(或鳍形结构)来制造典型的FinFET。FinFET的沟道形成在该垂直鳍中，并且在鳍的沟道区域上方(或者环绕)设置栅极，这样增加了沟道区域和栅极之间的接触面积，并且允许栅极从多侧控制沟道。因此，在一些应用中，FinFET能够减小短沟道效应、减小泄漏并提供更高的工作电流。换句话说，与平面器件相比，FinFET可以更快、更小且更有效。

然而，对于高密度的“L”形电路结构，电路中除了具有鳍的FinFET器件，往往还需要无鳍器件。我们通常需要对这些器件的特征进行电性检测。为了更好地检测电路中器件的特性，这些器件之间的隔离是十分重要的。现有的器件隔离方法通常是将需要隔离的器件之间的位置空余出来，形成空置区4，不制备任何结构，如图1所示，形成了双扩散中断的器件隔离效果；但是这样一来，器件之间隔开的距离较大，将会造成器件的密度降低，从而影响器件的性能。另一种方法是在需要隔离的器件之间的栅极2处增加一个电源电压5，这样需要隔离的器件之间仍旧具有连续的鳍1和源极/漏极3，如图2所示，形成了连续有源的器件隔离效果；然而，虽然这种方法与前一种方法相比，器件密度和器件隔离效果都得到了提高，但该种器件的绝缘效果却并不是十分理想。

因此，如何对FinFET器件的结构进行改进，从而获得更高的器件密度和更好的器件特性，起到较好的隔离效果和绝缘效果，以更好地检测器件特性，是亟待解决的问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种鳍式场效应晶体管器件测试结构，用于解决现有技术中器件结构的设置方法导致的器件密度较低、隔离效果和绝缘较差，影响器件特性的检测的问题。

为实现上述目的及其他相关目的，本实用新型提供一种鳍式场效应晶体管器件测试结构，所述鳍式场效应晶体管器件测试结构至少包括：

衬底；

位于所述衬底上的鳍形结构；

位于所述衬底上并包裹所述鳍形结构的部分的伪栅叠层，其中，所述伪栅叠层与所述鳍形结构相互垂直设置；以及

位于至少一条所述伪栅叠层下并贯穿该伪栅叠层下所有所述鳍形结构的鳍切断区。

优选地，所述鳍切断区设置在所述鳍式场效应晶体管器件测试结构的中心位置。

优选地，所述鳍切断区设置在所述鳍式场效应晶体管器件测试结构的一侧或两侧边缘。

优选地，所述鳍切断区在所述鳍式场效应晶体管器件测试结构中以至少一条所述伪栅叠层为间隔设置。

优选地，所述鳍式场效应晶体管器件测试结构还包括：

位于所述衬底上的隔离区，其中，所述隔离区设置在相邻的所述鳍形结构之间，以隔离所述衬底的有源区。

优选地，所述鳍式场效应晶体管器件测试结构还包括：

位于所述衬底上的源、漏区，其中，所述源、漏区分别设置在所述鳍形结构的两端，并通过所述伪栅叠层间隔开。

优选地，所述鳍式场效应晶体管器件测试结构还包括：

位于所述衬底和所述鳍形结构之间的掺杂穿通阻止层。

优选地，所述伪栅叠层至少包括：介电层和位于所述介电层上的伪栅层。

优选地，所述衬底至少包括：半导体基底和位于所述半导体基底上的绝缘层。

优选地，所述衬底为绝缘体上硅衬底。

如上所述，本实用新型的鳍式场效应晶体管器件测试结构，具有以下有益效果：通过对FinFET器件的结构进行改进，根据不同的器件布局结构在伪栅叠层下方设置所需的鳍切断区，从而获得好的器件密度和更好的器件特性，更好地检测不同器件结构相应的特性。

附图说明

图1显示为本实用新型现有技术中采用第一种隔离方法进行隔离后的器件的俯视示意图。

图2显示为本实用新型现有技术中采用第二种隔离方法进行隔离后的器件的俯视示意 图。

图3显示为本实用新型第一实施方式的鳍式场效应晶体管器件测试结构的俯视示意图。

图4显示为图3中A-A方向的剖视示意图。

图5显示为图3中B-B方向的剖视示意图。

图6-图9显示为本实用新型第二实施方式的鳍式场效应晶体管器件测试结构中的鳍切断区处于不同位置时的俯视示意图。

元件标号说明

1 鳍

2 栅极

3 源极/漏极

4 空置区

5 电源电压

10 衬底

20 掺杂穿通阻止层

30 鳍形结构

40 鳍切断区

50 伪栅叠层

501 介电层

502 伪栅层

60 隔离区

具体实施方式

以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。

请参阅图3至图9。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相 对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。

如图3～图5所示，本实用新型第一实施方式提供一种鳍式场效应晶体管器件测试结构，该鳍式场效应晶体管器件测试结构至少包括：衬底10；位于衬底10上的鳍形结构30；位于衬底10上并包裹鳍形结构30的部分的伪栅叠层50，其中，伪栅叠层50与鳍形结构30相互垂直设置；以及位于至少一条伪栅叠层50下并贯穿该伪栅叠层50下所有鳍形结构30的鳍切断区40。

在本实施方式中，衬底10可以采用块状硅衬底。可选的，衬底10包括在晶体结构中的硅或锗的元素半导体，如锗硅、碳化硅、磷化镓、磷化铟和/或锑化铟的化合物半导体或其组合。当然，衬底10也可以采用绝缘体上硅(SOI，Silicon-On-Insulator)衬底。在一些示例中，衬底10至少包括半导体基底和位于半导体基底上的绝缘层(图中未示出)，绝缘层包括氧化硅、蓝宝石和/或它们的组合的任何合适的材料。绝缘层可以是氧化坦置层BOX。

在本实施方式中，对于高密度的电路结构，器件的设置目的不同，其数量、布局和结构也不同。因此，本实施方式的鳍式场效应晶体管器件测试结构，包括在衬底10上方形成的N个鳍形结构30，其中，N为大于等于1的自然数。该鳍形结构30可以限定于由衬底向上延伸的薄的部分，用于形成晶体管的沟道以及其源、漏区。通常，鳍形结构30由衬底材料组成，并通过掩膜限定，该掩膜在鳍位置处形成在衬底上方，然后在没有掩膜的地方将衬底材料定向刻蚀到预定深度，使得在掩膜下方的预定深度的衬底延伸部分得以保留，从而形成鳍形结构30。当然，在一些应用中，鳍形结构30也可以在衬底上沉积半导体材料形成，并且还可以在位于衬底和鳍形结构30之间形成一掺杂穿通阻止层，以使器件具有更好的性能。

相应的，本实施方式的鳍式场效应晶体管器件测试结构，包括在衬底10上方形成的包裹鳍形结构30的部分且与所有鳍形结构30相互垂直设置的M个伪栅叠层50，其中，M为大于等于1的自然数。在后续源漏区形成过程中实施高温热工艺后，通过高k介电层和金属栅极来替换伪栅叠层50。伪栅叠层50可以包括介电层501和位于介电层501上的伪栅层502，通过任何合适的一个或多个工艺形成伪栅叠层50。例如，可以通过包括沉积、光刻图案化和蚀刻工艺的工序形成伪栅叠层50。沉积工艺包括化学气相沉积CVD、物理气相沉积PVD、原子层沉积ALD及其他合适的方法和/或它们的组合。光刻图案化工艺包括光刻胶涂覆、软烘、掩膜对准、曝光、曝光后烘烤、显影光刻胶、清晰、干燥、其他合适的工艺和/或它们的组合。介电层501包括氧化硅、氮化硅或任何其他合适的材料。

在本实施方式中，鳍切断区40位于至少一条伪栅叠层50下并贯穿该伪栅叠层50下所有鳍形结构30，如图3所示，鳍切断区40可以设置在鳍式场效应晶体管器件测试结构的中心 位置。鳍切断区40的形成包括采用光刻工艺、蚀刻工艺等，对伪栅叠层50下方的所有鳍形结构30进行蚀刻(如干法蚀刻和/或湿法蚀刻)，得到起隔离作用的沟槽。该沟槽可以视作将至少一条伪栅叠层50下方的所有鳍形结构30全部切断，因此本实施方式中将其称为鳍切断区40。本实施方式的鳍式场效应晶体管器件测试结构，由于存在鳍切断区40，隔离效果更好，器件密度更高，从而使得器件特性更好，并且具有较好的绝缘效果，能够使器件特性得到更好地检测。

另外，本实施方式的鳍式场效应晶体管器件测试结构还包括：位于衬底上的隔离区60，其中，隔离区60设置在相邻的鳍形结构30之间，以隔离衬底的有源区。隔离区60的形成可以使用如浅沟槽隔离件的传统的隔离技术，以限定并电隔离各个区域。隔离区60可以采用氧化硅、氮化硅、氮氧化硅、空气间隙、其他合适的材料或它们的组合。例如，STI(Shallow Trench Isolation，浅沟槽隔离)的形成包括采用光刻工艺、蚀刻工艺以及沉积工艺等，以在衬底中蚀刻(如干法蚀刻和/或湿法蚀刻)沟槽，并使用一种或多种介电材料填充沟槽(例如通过化学气相沉积工艺)。填充的沟槽可以具有如使用氮化硅或氧化硅填充的热氧化物内衬层的多层结构。在本实施方式中，衬底10通过隔离区60将鳍形结构30间隔开。

另外，本实施方式的鳍式场效应晶体管器件测试结构还包括：位于衬底上的源、漏区(图中未示出)，其中，源、漏区分别设置在鳍形结构30的两端，并通过伪栅叠层50间隔开。源、漏区可以通过使鳍形结构30的除栅极沟道区之外的部分凹进，以形成源漏区凹槽并在源漏区凹槽中的凹进的鳍形结构30上外延生长半导体材料层来形成源漏区部件。半导体材料层包括如锗或硅的元素半导体材料，或如砷化镓、砷化镓铝的化合物半导体材料，或如锗硅、磷砷化镓的半导体合金。外延工艺包括CVD沉积技术，如汽相外延VPE和/或超高真空CVD(UHV-CVD)、分子束外延和/或其他合适的工艺。可以通过一个或多个外延工艺来形成源漏区部件。在cpi工艺过程中可以原位掺杂源漏区部件。例如，外延生长的SiGe源漏区部件可以掺杂硼；且外延生长的Si外延源漏区部件可以掺杂碳以形成Si：C源漏区部件、掺杂磷以形成Si：P源漏区部件或同时掺杂碳和磷以形成SiCP源漏区部件。非原位掺杂源漏区部件，可以实施注入工艺以掺杂源漏区部件，然后实施一个或多个退火工艺以激活源漏区外延部件。退火工艺包括快速热退火RTA和/或激光退火工艺。

如图6～图9所示，本实用新型第二实施方式提供一种鳍式场效应晶体管器件测试结构，本实施方式与第一实施方式的区别之处在于：鳍切断区40设置在鳍式场效应晶体管器件测试结构的位置不同。具体地说，如图6所示，鳍切断区40设置在鳍式场效应晶体管器件测试结构的一侧或两侧边缘。如图7～图9所示，鳍切断区40在鳍式场效应晶体管器件测试结构中 以至少一条伪栅叠层50为间隔设置。也就是说，对于高密度的电路结构，器件的设置目的不同，其数量、布局和结构也不同。本实施方式通过对FinFET器件的结构进行改进，根据不同的器件布局结构在伪栅叠层50下方设置所需的鳍切断区40，得到不同的器件测试结构，从而更好地检测不同器件结构相应的特性。

此外，第二实施方式中其他部分的内容与第一实施方式基本一致，在此不再赘述。

综上所述，本实用新型的鳍式场效应晶体管器件测试结构，具有以下有益效果：通过对FinFET器件的结构进行改进，根据不同的器件布局结构在伪栅叠层下方设置所需的鳍切断区，从而获得好的器件密度和更好的器件特性，更好地检测不同器件结构相应的特性。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。