包括伪结构的鳍式场效应晶体管半导体器件及其制造方法
【专利说明】包括伪结构的鳍式场效应晶体管半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2014年4月22日在韩国知识产权局提交的韩国专利申请N0.10-2014-0048087的优先权，该申请的公开以引用方式全文并入本文中。
技术领域
[0003]本发明构思涉及一种半导体器件及其制造方法。
【背景技术】
[0004]具有鳍式场效应晶体管(FinFET)结构的半导体器件中的节瘤缺陷会降低半导体器件的性能。具体地说，由低k材料(例如，S1CN)制成的间隔层与由具有更高介电常数的材料(例如，SiN)制成的间隔层相比可能更不耐蚀。因此，由低k材料制成的间隔层在用于制造半导体器件而执行的蚀刻处理期间会容易损失。对包括多晶硅层的栅极结构进行覆盖的间隔层的损失会使得多晶硅层暴露于生长气体，因此导致节瘤缺陷。
【发明内容】
[0005]本发明构思的多个方面可提供半导体器件，其被构造为减少或防止节瘤缺陷并且因此能够增强产品可靠性。
[0006]本发明构思的多个方面还可提供制造半导体器件的方法，以减少或防止节瘤缺陷并且因此能够增强产品可靠性。
[0007]然而，本发明构思的多个方面不限于本文阐述的这些。通过参照下面提供的本发明构思的【具体实施方式】，本发明构思的以上和其它方面将对本发明构思所属领域的普通技术人员变得更清楚。
[0008]根据本发明构思的一方面，提供了一种半导体器件，该半导体器件包括:第一有源鳍和第二有源鳍，它们从衬底突出并沿着第一方向延伸；第一栅极结构，其位于第一有源鳍上以沿着与第一方向交叉的第二方向延伸；第二栅极结构，其位于在第二方向上与第一栅极结构邻近的位置，并且位于第二有源鳍上以沿着第二方向延伸；以及伪结构，其位于第一栅极结构与第二栅极结构之间的空间中。
[0009]根据本发明构思的另一方面，提供了一种半导体器件，该半导体器件包括:第一鳍式场效应晶体管(FinFET)区域，其包括沿着第一方向延伸的第一有源鳍和在第一有源鳍上沿着与第一方向交叉的第二方向延伸的第一栅极结构；第二 FinFET区域，其在第二方向上邻近于第一 FinFET区域，并包括沿着第一方向延伸的第二有源鳍和在第二有源鳍上沿着第二方向延伸的第二栅极结构；以及伪结构区域，其与第一 FinFET区域的一个区和第二FinFET区域的一个区重叠。
[0010]根据本发明构思的另一方面，提供了一种制造半导体器件的方法，该方法包括步骤:在衬底上形成第一有源鳍和第二有源鳍以沿着第一方向延伸；在第一有源鳍上形成第一栅极结构以沿着与第一方向交叉的第二方向延伸，并且在第二有源鳍上形成第二栅极结构以沿着第二方向延伸；以及在第二栅极结构上形成阻挡层，其中，形成在第二栅极结构上的阻挡层延伸以部分地覆盖第一栅极结构。
[0011]根据本发明构思的又一方面，提供了一种半导体器件，该半导体器件包括:第一有源鳍和第二有源鳍，它们从衬底突出并沿着第一方向延伸；第一有源鳍上的第一栅极结构，其沿着与第一方向交叉的第二方向延伸；第二有源鳍上的第二栅极结构，其沿着第二方向延伸，并且位于在第二方向上与第一栅极结构邻近的位置；以及第三栅极结构，其未在有源鳍上延伸，而是在第一栅极结构和第二栅极结构之间沿着第二方向延伸。在一些实施例中，第三栅极结构与第一栅极结构和第二栅极结构间隔开。在一些实施例中，第三栅极结构包括沿着第二方向朝着第二栅极结构延伸的第一栅极结构的第一延伸部分和沿着第二方向朝着第一栅极结构延伸的第二栅极结构的第二延伸部分。第一延伸部分和第二延伸部分沿着第二方向以小于30nm的距离彼此间隔开。在一些实施例中，第一栅极结构、第二栅极结构和第三栅极结构各自包括第一层、第一层上的第二层和第二层上的第三层，所述第三层远离第一层并且位于第一层和第二层的侧壁上。而且，在一些实施例中，第一层包括多晶硅，第二层包括硬掩模，第三层包括绝缘材料。
【附图说明】
[0012]通过参照附图详细描述本发明构思的示例性实施例，本发明构思的以上和其它方面和特征将变得更加清楚，其中:
[0013]图1是根据本发明构思的实施例的半导体器件的顶视图；
[0014]图2是沿着图1的线A-A截取的剖视图；
[0015]图3是具有节瘤缺陷的半导体器件的顶表面；
[0016]图4是沿着图3的线B-B截取的剖视图；
[0017]图5是根据本发明构思的另一实施例的半导体器件的顶表面；
[0018]图6至图8是示出根据本发明构思的另一实施例的制造半导体器件的方法的步骤的示图；
[0019]图9是具有节瘤缺陷的半导体器件的剖视图；
[0020]图10是具有节瘤缺陷的半导体器件的顶视图；
[0021]图11是根据本发明构思的另一实施例的半导体器件的示图；
[0022]图12是根据本发明构思的另一实施例的半导体器件的示图；
[0023]图13是包括根据本发明构思的实施例的半导体器件的系统芯片(SoC)系统的框图；
[0024]图14是包括根据本发明构思的实施例的半导体器件的电子系统的框图；以及
[0025]图15至图17是示出可应用根据本发明构思的实施例的半导体器件的半导体系统的示例的示图。
【具体实施方式】
[0026]下文中，将参照示出了本发明构思的优选实施例的附图更加全面地描述本发明构思。然而，本发明构思可以以许多不同形式实现，并且不应理解为限于本文阐述的实施例。相反，提供这些实施例是为了使得本公开将是彻底和完整的，并且将把本发明构思的范围完全传递给本领域普通技术人员。在整个说明书中，相同的附图标记始终指代相同的部分。在附图中，为了清楚起见，会夸大层和区的厚度。
[0027]还应该理解，当一层被称作“位于”另一层或衬底“上”时，所述一层可直接“位于”所述另一层或衬底“上”，或者也可存在中间层。相反，当一个元件被称作“直接位于”另一元件“上”时，则不存在中间元件。
[0028]本文中可使用诸如“在……下方”、“在……之下”、“下”、“在……之上”、“上”等的空间相对术语，以方便描述附图中所示的一个元件或特征与另一个(一些)元件或特征的关系。应该理解，空间相对术语旨在涵盖使用或操作中的装置的除图中所示的取向之外的不同取向。例如，如果图中的装置颠倒，则被描述为“在其它元件或特征之下”或“在其它元件或特征下方”的元件将因此被取向为“在其它元件或特征之上”。这样，示例性术语“在……之下”可涵盖“在……之上”和“在……之下”这两个取向。装置可按照其它方式取向(旋转90度或位于其它取向)，并且本文所用的空间相对描述语将相应地解释。
[0029]除非本文中另外指明或者清楚地与上下文矛盾，否则在描述本发明构思的上下文(尤其是在权利要求的上下文)中使用的术语“一”、“一个”、“该”以及相似指示物应被解释为包括单数和复数两种形式。除非另外指明，否则术语“包括”、“具有”、“包含”应被解释为开放性术语(即，意指“包括，但不限于”)。如本文所用，术语“和/或”包括相关所列项中的一个或多个的任意和所有组合，并且可简写为“/”。
[0030]除非另外限定，否则本文中使用的所有技术和科学术语具有与本发明构思所属领域的普通技术人员通常理解的含义相同的含义。应该理解，除非另外指明，否则本文提供的任何和所有示例或术语仅旨在更好地示出本发明构思，而非限制本发明构思的范围。另外，除非另外定义，否则在通用词典中定义的所有术语不应该被过于正式地解释。
[0031]将参照示出了本发明构思的各个实施例的透视图、剖视图和/或平面图描述本发明构思。因此，根据制造技术和/或公差可改变示例性示图的轮廓。也就是说，本发明构思的实施例并不旨在限制本发明构思的范围，而是覆盖可由于制造工艺的变化导致的所有改变和修改。因此，附图中示出的区以示意性方式显示，并且区的形状简单地以示出而非限制的方式呈现。
[0032]图1是根据本发明构思的实施例的半导体器件的顶视图。图2是沿着图1的线A-A截取的础视图。
[0033]参照图1和图2，根据当前实施例的半导体器件包括形成在衬底100上的第一有源鳍组120和第二有源鳍组122。具体地说，第一有源鳍组120和第二有源鳍组122可形成在衬底100上以沿着第一方向(例如，图1中的水平方向)延伸。在本发明构思的一些实施例中，第一有源鳍组120可包括多个第一有源鳍120a至1