具有减薄的衬底的封装件的制作方法

本发明实施例涉及具有减薄的衬底的封装件。

背景技术：

在集成电路的封装中，可以将多个器件管芯接合在中介层晶圆上，其中，中介层晶圆包括位于其中的多个中介层。中介层包括硅通孔(tsv)。在接合器件管芯之后，将底部填充物分配到器件管芯和中介层晶圆之间的间隙内。然后，可以实施固化工艺以固化底部填充物。可以应用模塑料以将器件管芯封装在其中。然后，将所得的中介层晶圆和位于其上的器件管芯锯切分成多个封装件，该封装件包括诸如焊球的暴露的电连接件。然后，将封装件接合至封装件衬底或印刷电路板。

技术实现要素：

根据本发明的一些实施例，提供了一种封装件，包括：衬底；凸块下金属(ubm)，穿透所述衬底；焊料区，位于所述凸块下金属上方并且与所述凸块下金属接触；互连结构，位于所述衬底下方，其中，所述互连结构通过所述凸块下金属电连接至所述焊料区；器件管芯，位于所述互连结构下方并且接合至所述互连结构，其中，所述器件管芯通过所述凸块下金属和所述互连结构电连接至所述焊料区；以及封装材料，封装所述器件管芯。

根据本发明的另一些实施例，还提供了一种封装件，包括：半导体衬底；介电层，位于所述半导体衬底下面并且与所述半导体衬底接触；互连结构，位于所述介电层下面，其中，所述互连结构包括与所述介电层的底面接触的金属焊盘；开口，穿透所述半导体衬底和所述介电层；聚合物层，包括：第一部分，与所述半导体衬底重叠；以及第二部分，延伸至所述开口中以接触所述金属焊盘；以及金属部件，从所述聚合物层的所述第一部分的顶面延伸至所述金属焊盘，其中，所述聚合物层环绕所述金属部件。

根据本发明的又一些实施例，还提供了一种制造半导体结构的方法，包括：将器件管芯接合至晶圆，其中，所述晶圆包括衬底和互连结构；减薄所述衬底；蚀刻所述衬底以在所述衬底中形成开口，其中，通过所述开口暴露所述互连结构中的金属焊盘；形成聚合物层以覆盖所述衬底，其中，所述聚合物层延伸到所述开口内以覆盖所述金属焊盘；蚀刻所述聚合物层以暴露所述金属焊盘；以及在所述聚合物层上方形成金属部件，其中，所述金属部件延伸到所述开口内以与所述金属焊盘接触。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1至图9a示出根据一些实施例的形成包括穿透衬底的凸块下金属(ubm)的封装件的中间阶段的截面图。

图9b和9c示出根据一些实施例的包括穿透相应衬底的ubm的封装件的截面图。

图10a和10b示出根据一些实施例的包括衬底的晶圆的部分的更详细的图。

图11示出根据一些实施例的用于形成封装件的工艺流程图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。

根据各个示例性实施例，提供了一种包括穿透衬底的凸块下金属(ubm)的封装件及其形成方法。讨论了一些实施例的一些变化。贯穿各个视图和示例性实施例，相同的参考标号用于指定相同的元件。

图1至图9a示出根据一些实施例的形成封装件的中间阶段的截面图。在图1至图9a中示出的步骤还在图11示出的工艺流程中示意性地示出。

图1示出晶圆100的截面图，其可以具有圆形的顶视图形状。根据一些实施例，晶圆100没有位于其中的诸如晶体管和二极管的有源器件，并且可以没有或可以包括诸如电容器、电感器、电阻器等的无源器件。根据本发明的可选实施例，晶圆100是器件晶圆，其可以包括或可以不包括有源器件和/或无源器件。

图10a示出晶圆100的部分的更详细的图。晶圆100包括衬底120。根据本发明的一些实施例，衬底120是由晶体硅形成的诸如硅衬底的半导体衬底。根据可选实施例，衬底120由诸如玻璃衬底的介电衬底形成，其可由sio2、硅玻璃、硼硅酸盐玻璃、石英或无碱玻璃等形成。

下面简要讨论晶圆100的形成。首先，在衬底120上形成有源器件122(如果有的话)和介电层124。根据形成有源器件122的一些实施例，介电层124是层间电介质(ild)。用于形成介电层124的示例性材料包括，并且不限于，磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂的磷硅酸盐玻璃(bpsg)、氟掺杂的硅酸盐玻璃(fsg)、正硅酸乙酯(teos)等。介电层124还可由氧化硅、氮化硅、氮氧化硅、碳化硅等形成。可以使用旋涂、可流动化学汽相沉积(fcvd)等形成介电层124。根据本发明的可选实施例，使用诸如等离子体增强化学汽相沉积(pecvd)、低压化学汽相沉积(lpcvd)等的沉积方法形成介电层124。

根据形成有源器件122的一些实施例，接触插塞128形成在介电层124中，并且用于将有源器件122电连接至上面的金属线和通孔。根据本发明的一些实施例，由选自钨、铝、铜、钛、钽、氮化钛、氮化钽、它们的合金和/或它们的多层的导电材料形成接触插塞128。根据可选实施例，不形成有源器件，并且在介电层124中不形成接触插塞。

接下来，在衬底120和介电层124上方形成互连结构170。相应步骤在图11所示的工艺流程中示出为步骤202。可在介电层124上方形成蚀刻停止层126。蚀刻停止层126可以由碳化硅、氮化硅、氮氧化硅、碳氮化硅等形成。蚀刻停止层126还由相对于上面的介电层130具有高蚀刻选择性的材料形成，并且因此蚀刻停止层126可以用于停止介电层130的蚀刻。

图10a中还示出介电层130，其在下文中可选地称为金属间介电(imd)层130。根据本发明的一些实施例，imd层130由具有低于约3.0、低于约2.5或甚至更低的介电常数(k值)的低k介电材料形成。imd层130可以由blackdiamond(应用材料公司的注册商标)、含碳低k介电材料、氢倍半硅氧烷(hsq)、甲基倍半硅氧烷(msq)等形成。根据可选实施例，imd层130由诸如氧化硅、氮化硅、碳化硅、氮氧化硅等非低k介电材料形成。

在imd层130中形成导线(或焊盘)132(包括132a和132b，统称为132)。根据一些实施例，导线132包括扩散阻挡层134和位于扩散阻挡层134上方的含铜材料136。扩散阻挡层134可以包括钛、氮化钛、钽、氮化钽等，并且具有防止含铜材料136中的铜扩散到imd130内的功能。导线132在下文中还称为金属线或金属焊盘。导线132的形成可以包括单镶嵌工艺。

在imd层130和导线132上方形成蚀刻停止层138和imd层140。根据本申请的一些实施例，由从碳化硅、氮化硅、氮氧化硅、碳氮化硅等选择的介电材料形成蚀刻停止层138。imd层140可以由低k介电材料或非低k介电材料形成，并且可以从用于形成imd130的候选材料的相同组中选择imd层140的材料。

导电通孔142和导线144形成为电连接至导线132。根据本发明的一些实施例，通孔142和导线144的形成包括在imd层140和蚀刻停止层138中形成通孔开口和沟槽，实施毯式沉积以形成扩散阻挡件143，沉积铜或铜合金的薄的晶种层(未示出)，以及通过例如电镀、化学镀、沉积等用导电材料145填充通孔开口和沟槽的其余部分。扩散阻挡件143可以由钛、氮化钛、钽、氮化钽或其他替代物形成。导电材料145可以包括铜、铜合金、银、金、钨、铝等。实施诸如cmp的平坦化步骤以使扩散阻挡件143和导电材料145的表面平齐，并从imd层140的顶面去除多余的材料。

图10a还示意性地示出多个介电(imd)层146和位于介电层146中的相应的导线和通孔(未示出)的形成。基于晶圆100的布线要求来确定imd层146的数量，并且根据一些示例性实施例，imd层146的数量可以在从0至7或更多的范围内。imd层146的数量等于0意味着后续形成的蚀刻停止层148和imd层150直接形成在imd层140上方，其间没有额外的介电层和导线。imd层146中的导线和通孔(未示出)电连接至集成电路器件122。

在介电层146上方形成蚀刻停止层148和imd层150。根据本申请的一些实施例，由从用于形成蚀刻停止层126的候选材料的相同组选择的介电材料形成蚀刻停止层148，其中候选材料可包括碳化硅、氮化硅、氮氧化硅、碳氮化硅等。imd层150还可以由低k介电材料或非低k介电材料形成，并且可以从用于形成imd130和140的候选材料的相同组中选择imd层150的材料。

在imd层150中形成通孔152和导电部件154。可以从用于形成通孔142和导线144的相同的候选材料中选择通孔152和导电部件154的材料。形成工艺还类似于通孔142和导线144的形成，并且因此这里不再重复。导电部件154包括导电焊盘和可能的导线。如图10a所示，通孔142和152可以具有锥形轮廓，其底部宽度小于相应的顶部宽度。尽管未示出，但是金属线144和154还可以具有锥形轮廓，其上部宽度大于相应的下部宽度。

在imd层150上方形成介电层162。根据本发明的一些实施例，介电层162由诸如未掺杂的硅酸盐玻璃(usg)、氧化硅、氮化硅、氮氧化硅等非低k介电材料形成。

形成金属通孔164和金属凸块166。根据本发明的一些实施例，通孔164和金属凸块166由铜、镍或另一种金属或金属合金形成，并且可以包括或可以不包括扩散阻挡层。金属通孔164和金属凸块166还可以包括ubm169。金属通孔164延伸到电介质162中以电连接至导电部件154。因此，金属凸块166通过多个导电部件电连接至导电部件132a。在整个描述中，介电层126和162以及它们之间的介电层以及这些介电层中的导电部件的组合称为互连结构170。未示出连接至有源器件122(如果存在)的导电部件，而如果形成有源器件122则可以形成它们。

图10b示出根据可选实施例的晶圆100的截面图。在这些实施例中，在imd层150上方形成作为介电层的钝化层168。在钝化层168上方形成金属焊盘172，并且金属焊盘172通过金属线和通孔电连接至导电部件132a。金属焊盘172可以是铝焊盘或铝-铜焊盘，并且可以使用其他金属材料。

钝化层171形成为覆盖金属焊盘172的边缘部分，并且通过钝化层171中的开口暴露金属焊盘172的中心部分。钝化层168和171中的每个可以是单层或复合层，并且可以由非低k介电材料形成。根据本发明的一些实施例，钝化层168和171中的一个或两个是包括氧化硅层(未示出)和位于氧化硅层上方的氮化硅层(未示出)的复合层。

在钝化层171上方形成聚合物层174。聚合物层174可以由诸如聚酰亚胺、聚苯并恶唑(pbo)、苯并环丁烯(bcb)等聚合物形成。图案化聚合物层174，并且形成后钝化互连件(ppi)176，其包括位于聚合物层174上方的第一部分，和延伸到聚合物层174中以电连接至金属焊盘172的第二部分。在聚合物层174上方形成聚合物层178。聚合物层178可以由聚酰亚胺或诸如pbo或bcb的其他聚合物基材料形成。金属通孔164(可以包括ubm169的下部和形成金属凸块166的上部端口的金属的下部)延伸到聚合物层178中以接触ppi176。

再次参考图1，使用倒装芯片接合通过焊料区22将多个器件管芯20a和20b(统称为器件管芯20)接合至晶圆100。相应步骤在图11所示的工艺流程中示出为步骤204。器件管芯20可以包括逻辑管芯和/或存储器管芯。逻辑管芯可以包括中央处理单元(cpu)管芯、微控制单元(mcu)管芯、输入输出(io)管芯、基带(bb)管芯或应用处理器(ap)管芯。存储器管芯可以包括闪存管芯、静态随机存取存储器(sram)管芯、动态随机存取存储器(dram)管芯、低功率双倍数据速率(ddr)管芯、高带宽存储器(hbm)等。

参考图2，将器件管芯20密封在密封材料26中。相应步骤在图11所示的工艺流程中示出为步骤206。例如，在热固化工艺中分配并固化该密封材料26。密封材料26填充器件管芯20之间的间隙。密封材料26可以包括模塑料、模制底部填充物、环氧树脂或树脂。密封材料26还可以包括由例如al2o3形成的填料颗粒。在密封之后，密封材料26的顶面可以高于器件管芯20或与之大致共面。

图3示出晶圆100的减薄，其中从衬底120的背侧(所示的顶侧)研磨衬底120。相应步骤在图11所示的工艺流程中示出为步骤208。因此，衬底120的厚度从厚度t1减小至厚度t2。虚线表示在研磨期间去除的衬底120的部分。根据本发明的一些实施例，减薄的衬底120的厚度t2在约2μm和约20μm之间的范围内。

参考图4，从背侧蚀刻晶圆100以形成开口28，以暴露导电部件132a。相应步骤在图11所示的工艺流程中示出为步骤210。导电部件132a的暴露部分可以是金属焊盘。可以使用金属焊盘132a作为蚀刻停止层来实施蚀刻。根据本发明的一些实施例，开口28的边缘稍微倾斜，因为从顶侧实施蚀刻，所以底部宽度w1小于顶部宽度w2。

接下来，参考图5，聚合物层32形成为毯式层以覆盖衬底120和暴露的金属焊盘132a。相应步骤在图11所示的工艺流程中示出为步骤212。例如，聚合物层32的厚度可以在约2μm和约4μm之间的范围内。聚合物层32穿透衬底120，并且围绕后续形成的ubm或凸块，并且因此有助于减小所得封装件中的应力。根据一些实施例，聚合物层32由聚酰亚胺、pbo、bcb等形成。聚合物层32可以是大致共形的层，例如，水平部分的厚度t3和垂直部分的厚度t4之间的差小于厚度t3和t4两者的约30％。

图6a示出根据本发明的一些实施例的聚合物层32的图案化。相应步骤在图11所示的工艺流程中示出为步骤214。例如，如果聚合物层32由诸如聚酰亚胺的光敏材料形成，则可以通过曝光和显影聚合物层32来实施光刻工艺。根据聚合物层32由不对光敏感的材料形成的可选实施例，聚合物层32的图案化包括施加光刻胶34，并且通过曝光和显影来图案化光刻胶34，以及使用图案化的光刻胶34作为蚀刻掩模来蚀刻聚合物层32。然后去除光刻胶34。

根据一些实施例，如图6a所示，基本去除开口28中的聚合物层32的所有水平部分，从而使得导电部件132和后续形成的ubm之间的接触面积最大化。剩余的聚合物层32覆盖衬底120的侧壁和介电层124的侧壁。根据可选实施例，如图6b所示，为了提供用于未对准的足够的工艺裕度，聚合物层32中的开口小于相应的开口28。因此，聚合物层32的剩余部分包括位于开口28的底部处的水平部分，其中，剩余的水平部分与导电部件132a的顶面物理接触。

参考图7，ubm38形成为延伸到开口28中。相应步骤在图11所示的工艺流程中示出为步骤216。通过聚合物层32的相应接触部分环绕ubm38。ubm38由诸如金属或金属合金的导电材料形成。ubm38可以由铜层或包括钛层和位于钛层上方的铜层的复合层形成。根据本发明的一些实施例，ubm38填充开口28的底部，并且留下开口28的未填充的顶部。例如，ubm38包括位于聚合物层32的顶面上方的顶部38a，位于开口28的侧壁上的侧壁部分38b，和位于开口28的底部处的底部38c。底部38c还可以具有大致平坦的顶面。底部38c的顶面还可以高于，大致共面于或低于衬底120的顶面120a，其中虚线38’示意性地表示ubm38的顶面的几个可能的位置。如图7所示，根据开口28的纵横比和用于形成ubm38的工艺，ubm38可以具有凹槽，或者可以大致没有凹槽。此外，ubm38可以完全填充开口28，并且因此形成金属凸块。

根据一些实施例，如图7所示，ubm38的形成包括毯式沉积毯式ubm层，以及使用图案化的光刻胶(未示出)作为蚀刻掩模蚀刻毯式ubm层的不期望部分，留下ubm38。根据可选实施例，ubm38的形成包括沉积晶种层，其可以是铜层或可以包括钛层和位于钛层上方的铜层，在晶种层上方形成图案化的掩模(未示出)，在晶种层的通过图案化的掩模中的开口暴露的部分上镀金属材料，去除图案化的掩模，以及蚀刻晶种层的被去除的图案化掩模覆盖的部分。

图8示出焊料区40的形成。相应步骤在图11所示的工艺流程中示出为步骤218。形成方法可以包括将焊球放在ubm38上，以及回流焊球以形成焊料区40。可选地，通过印刷焊膏以及之后的回流来形成焊料区40。根据一些实施例，焊料区40具有低于衬底120的顶面120a的底部部分。或者，焊料区40可以具有位于衬底120中的底部(尽管由衬底120中的聚合物层32和ubm38的部分环绕)。在整个描述中，图8所示的结构称为晶圆级封装件42。

接下来，在管芯锯切工艺中分割晶圆级封装件42，并且将圆级封装件42分离成多个封装件44。相应步骤在图11所示的工艺流程中示出为步骤220。如图9a所示，然后将封装件44接合至封装组件46以形成封装件50。相应步骤在图11所示的工艺流程中示出为步骤222。根据一些实施例，封装组件46是封装衬底。根据可选实施例，封装组件46是刷电路板(pcb)。根据一些示例性实施例，在封装件44和封装组件46之间设置底部填充物48。

图9b示出根据本发明的一些实施例的封装件50。根据这些实施例，形成凸块38以完全填充开口28(图4)，并且凸块38的顶面可以高于或低于聚合物层32的顶面。

图9c示出根据本发明的一些实施例的封装件50，其中聚合物层32形成为具有如图6b所示的形状，并且ubm38包括位于开口28的底部处的水平部分。因此，如图9c所示，ubm38可以形成作为底部的台阶52。

本发明的实施例具有一些优势部件。根据本发明的实施例，衬底保留在最终封装件中以提供机械支撑。衬底从背面研磨得非常薄，并且因此ubm可以形成为穿通衬底连接。由于ubm的长度减小，因此电路径减小。此外，由于减小了衬底的厚度，因此改进了封装件的热性能。此外，穿透衬底的聚合物层有助于降低所得到的封装件中的应力。

根据本发明的一些实施例，封装件包括衬底、穿透衬底的凸块下金属(ubm)，位于ubm上方并且与之接触的焊料区，和位于衬底下方的互连结构。互连结构通过ubm电连接至焊料区。器件管芯位于互连结构下面并且与之接合。器件管芯通过ubm和互连结构电连接至焊料区。封装材料将器件管芯封装在其中。

根据本发明的一些实施例，封装件包括半导体衬底，位于半导体衬底下面并与之接触的介电层，和位于介电层下面的互连结构。互连结构包括与介电层的底面接触的金属焊盘。开口穿透半导体衬底和介电层。聚合物层包括与半导体衬底重叠的第一部分，和延伸到开口中以接触金属焊盘的第二部分。金属部件从聚合物层的第一部分的顶面延伸至金属焊盘。通过聚合物层环绕金属部件。

根据本发明的一些实施例，提供了一种封装件，包括：衬底；凸块下金属(ubm)，穿透所述衬底；焊料区，位于所述凸块下金属上方并且与所述凸块下金属接触；互连结构，位于所述衬底下方，其中，所述互连结构通过所述凸块下金属电连接至所述焊料区；器件管芯，位于所述互连结构下方并且接合至所述互连结构，其中，所述器件管芯通过所述凸块下金属和所述互连结构电连接至所述焊料区；以及封装材料，封装所述器件管芯。

在上述封装件中，还包括介电层，位于所述衬底下面并与所述衬底接触，以及所述互连结构包括位于所述介电层下面的导电部件，其中，所述凸块下金属穿透所述介电层以接触所述导电部件。

在上述封装件中，还包括环绕所述凸块下金属的聚合物层，其中，所述聚合物层穿透所述衬底。

在上述封装件中，所述聚合物层包括直接在所述凸块下金属下方延伸的水平部分。

在上述封装件中，所述焊料区包括与所述衬底的部分在相同层级处的部分。

在上述封装件中，所述衬底是半导体衬底。

在上述封装件中，所述衬底是玻璃衬底。

在上述封装件中，所述凸块下金属包括底部，所述底部具有与所述焊料区的底面接触的顶面，其中，所述凸块下金属的底部的顶面低于所述衬底的顶面。

根据本发明的另一些实施例，还提供了一种封装件，包括：半导体衬底；介电层，位于所述半导体衬底下面并且与所述半导体衬底接触；互连结构，位于所述介电层下面，其中，所述互连结构包括与所述介电层的底面接触的金属焊盘；开口，穿透所述半导体衬底和所述介电层；聚合物层，包括：第一部分，与所述半导体衬底重叠；以及第二部分，延伸至所述开口中以接触所述金属焊盘；以及金属部件，从所述聚合物层的所述第一部分的顶面延伸至所述金属焊盘，其中，所述聚合物层环绕所述金属部件。

在上述封装件中，所述金属部件具有锥形轮廓，所述金属部件的上部宽度大于所述金属部件的相应下部宽度。

在上述封装件中，还包括焊料区，位于所述金属部件上方并且接触所述金属部件。

在上述封装件中，所述焊料区的部分低于所述半导体衬底的顶面。

在上述封装件中，所述聚合物层包括具有与所述金属部件的部分的底面接触的水平的顶面的部分。

在上述封装件中，所述互连结构包括：通孔，位于所述金属焊盘下方，其中，所述通孔具有顶部宽度和大于所述顶部宽度的底部宽度。

根据本发明的又一些实施例，还提供了一种制造半导体结构的方法，包括：将器件管芯接合至晶圆，其中，所述晶圆包括衬底和互连结构；减薄所述衬底；蚀刻所述衬底以在所述衬底中形成开口，其中，通过所述开口暴露所述互连结构中的金属焊盘；形成聚合物层以覆盖所述衬底，其中，所述聚合物层延伸到所述开口内以覆盖所述金属焊盘；蚀刻所述聚合物层以暴露所述金属焊盘；以及在所述聚合物层上方形成金属部件，其中，所述金属部件延伸到所述开口内以与所述金属焊盘接触。

在上述方法中，形成所述金属部件包括形成凸块下金属(ubm)，所述凸块下金属包括与所述聚合物层的部分重叠的第一部分和位于所述开口中的第二部分。

在上述方法中，还包括在所述金属部件上方形成接触所述金属部件的焊料区，其中，所述焊料区具有延伸到所述衬底中的开口内的部分。

在上述方法中，还包括将封装组件接合至所述焊料区。

在上述方法中，蚀刻所述衬底包括蚀刻半导体衬底。

在上述方法中，蚀刻所述衬底包括蚀刻玻璃衬底。

根据本发明的一些实施例，一种方法包括将器件管芯接合至晶圆。晶圆包括衬底和互连结构。该方法还包括减薄衬底，蚀刻衬底以在衬底中形成开口，其中通过开口暴露互连结构中的金属焊盘，形成聚合物层以覆盖衬底，其中聚合物层延伸到开口中以覆盖金属焊盘，蚀刻聚合物层以暴露金属焊盘，以及在聚合物层上方形成金属部件。金属部件延伸到开口中以接触金属焊盘。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。