本发明涉及半导体封装技术，尤其涉及一种半导体封装结构。
背景技术：
近年来，随着电子产品越来越多功能以及尺寸变小，业界期待半导体装置的制造者能将更多的元件形成于单个半导体封装内，使得使用这些元件的电子产品能够在成本、尺寸、性能和产品设计灵活性等方面提供各种优势。
作为对这种期待的响应，发展了堆叠式晶粒(stacked-die)封装技术。堆叠式晶粒封装技术使得两个或更多的具有不同功能的晶粒能够彼此安装在一起，即堆叠。堆叠式晶粒封装技术允许在电子产品中具有更高的元件密度，该电子产品诸如为移动电话、个人数字助理(personaldigitalassistant，pda)，以及数码相机。
这些电子产品另外提供无线通信功能。为了实现无线通信功能，一般需要通信模块，例如具有rf(radiofrequency，射频)装置的ic(integratedcircuit，集成电路)封装。
但是，在利用堆叠式晶粒封装技术来制造半导体封装的同时，可能会出现一些问题。例如，由于半导体内存晶粒通过堆叠式晶粒封装技术来整合于具有rf功能的半导体封装内，因此rf特性劣化(如灵敏度衰减)可能更容易出现，这是由于半导体内存晶粒与敏感的rf元件(如rf发射器(tx)，rf接收器(rx)，rf合成器(sx)、rf平衡不平衡转换器(balun)或rf电感器)之间的不期望的信号耦合，半导体内存晶粒与半导体封装的不同部分中的rf布线(routing)之间的不期望的信号耦合，或者半导体内存晶粒与另一晶粒(如soc(system-on-chip，单芯片系统))中的rf布线(routing)之间的不期望的信号耦合。其中，上述的问题会导致rf性能衰减。
如此，业界期待一种创新的半导体封装结构。
技术实现要素：
有鉴于此，本发明实施例提供了一种半导体封装结构。
本发明实施例提供了一种半导体封装结构，包括：封装基板；以及堆叠在该封装基板上的ic晶粒与内存晶粒，其中该ic晶粒具有射频电路；其中，该内存晶粒完全覆盖该封装基板的第一表面部分，以定义该封装基板的从该内存晶粒露出的第二表面部分，该ic晶粒部分地覆盖该封装基板的该第一表面部分以及该第二表面部分；其中，该rf电路包括：第一敏感元件区，对应该封装基板的该第二表面部分，以及第二敏感元件区，对应该封装基板的该第一表面部分，并且从俯视的视角来看，该第二敏感元件区相对于该内存晶粒的内存i/o电路径具有偏移。
其中，该ic晶粒设置在该内存晶粒之上或者该内存晶粒设置在该ic晶粒之上。
其中，进一步包括：间隔物，插入在该ic晶粒与该内存晶粒之间。
其中，该间隔物为虚设晶粒。
其中，该间隔物包括：重分布层结构，耦合在该ic晶粒与该内存晶粒之间。
其中，当该ic晶粒设置在该内存晶粒之上时，该间隔物或者该内存晶粒包括：金属板，直接位于该射频电路的该第二敏感元件区的下方。
其中，当该ic晶粒设置在该内存晶粒之上时，该内存晶粒包括：金属板，直接位于该射频电路的该第二敏感元件区的下方。
其中，该金属板电性连接至地。
其中，该第一敏感元件区及该第二敏元件区均包括如下至少一项：射频发射器、射频接收器、射频合成器、射频平衡不平衡转换器以及射频电感器。
其中，该内存i/o电路径包括：重分布层。
其中，该第二敏感元件区进一步对应该封装基板的该第二表面部分，并且从俯视的视角来看，该第二敏感元件区与该第一敏感元件区隔开。
其中，该封装基板的该第二表面部分具有互连区，耦合至该第一敏感元件区与该第二敏感元件区，并且从俯视的视角来看，该第一敏感元件区位于该互连区与该内存晶粒之间或者该互连区的至少一部分被该第一敏感元件区覆盖。
本发明实施例提供了一种半导体封装结构，包括：封装基板；以及堆叠在该封装基板上的ic晶粒与内存晶粒，其中该ic晶粒具有射频电路；其中，该内存晶粒设置在该ic晶粒上或者该ic晶粒设置在该内存晶粒之上，并且该内存晶粒具有内存i/o电路径；其中，该射频电路包括：敏感元件区，并且从俯视的视角来看，该敏感元件区与该内存晶粒的该内存i/o电路径不重叠。
本发明实施例的有益效果是：
本发明实施例的半导体封装结构，由于俯视时敏感元件区不会与内存晶粒的内存i/o电路径重叠，因此两者之间不容易产生不期望的信号耦合，从而能够保证rf性能不会因不期望的信号耦合而导致的rf特性劣化而下降。
附图说明
通过阅读接下来的详细描述以及参考附图所做的示例，可以更全面地理解本发明，其中：
图1为根据本发明一些实施例的半导体封装结构的平面示意图；
图2a为图1所示的半导体封装结构的剖面示意图；
图2b为根据本发明实施例的半导体封装结构的剖面示意图；
图2c为根据本发明实施例的半导体封装结构的剖面示意图；
图3为根据本发明实施例的半导体封装结构的平面示意图；
图4a为图3所示的半导体封装结构的剖面示意图；
图4b为根据本发明实施例的半导体封装结构的剖面示意图。
具体实施方式
在本申请说明书及权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语，故应解释成“包括(含)但不限定于”。另外，“耦接”一词在此为包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接至该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。
以下描述为实现本发明的较佳预期模式。该描述仅出于说明本发明一般原理的目的，并且并不意味着限制。本发明的范围可通过参考权利要求来确定。
本发明将通过参考实施例和附图的方式来描述，但是本发明并不限制于此，并且本发明的范围仅由权利要求来限制。描述的附图仅是原理图并且不意味着限制。在附图中，出于说明目的以及非按比例绘制，可能夸大了一些元件的尺寸。附图中的尺寸和相对尺寸并不对应本发明实践中的真实尺寸。
参考图1和图2a，其中图1为根据本发明实施例的半导体封装结构100的平面示意图，图2a为图1所示的半导体封装结构100的剖面示意图。在一些实施例中，该半导体封装结构100为使用倒装芯片(flipchip)技术、线接合(wirebonding)技术或者他们的组合的半导体封装结构。另外，半导体封装结构100可以为具有整合的rf电路的sip(systeminpackage，系统级封装)封装。
如图1及图2a所示，在一些实施例中，该半导体封装结构100包括：封装基板200。该封装基板200可以安装于基座(未示出)上。例如，该基座可以包括pcb(printedcircuitboard，印刷电路板)并且可以由pp(polypropylene，聚丙烯)形成。另外，该封装基板200可以通过接合工艺来安装于基座(未示出)上。该封装基板200可以包括：导电结构(未示出)，通过接合工艺安装在该基座上并且电性耦接至该基座。在一些实施例中，该导电结构可以包括：导电凸块结构(如铜或焊料凸块结构)，导电柱结构，导电线结构或者导电膏(conductivepaste)结构。
在一些实施例中，该半导体封装结构100可以包括：含有rf电路的soc晶粒以及内存(memory)晶粒，其中该soc晶粒与该内存晶粒堆叠布置。例如，该半导体封装结构100包括：内存晶粒300以及具有rf电路410的ic晶粒400(诸如soc晶粒)，其中该内存晶粒300与该ic晶粒400通过使用各自的导电结构(未示出)的接合工艺来依次且垂直地堆叠在该封装基板200的上方。该导电结构可以包括：导电凸块结构(如铜或焊料凸块结构)，导电柱结构，导电线结构或者导电膏结构。
内存晶粒300例如可以包括：ram(randomaccessmemory，随机存取存储器)晶粒。另外，该soc晶粒例如可以包括：逻辑晶粒，该逻辑晶粒包括：cpu(centralprocessingunit，中央处理单元)、gpu(graphicsprocessingunit，图像处理单元)、ram控制器或者他们的任意组合。需要注意的是，半导体封装结构100中集成的晶粒的数量不限制于本实施公开的数量。
如图1所示，该内存晶粒300完全覆盖封装基板200的第一表面部分200a，以定义封装基板200的第二表面部分200b，该第二表面部分200b从内存晶粒300露出。也就是说，从俯视视角来看，内存晶粒300在封装基板200上的投影(projection)没有与封装基板200的第二表面部分200b重叠。另外，封装基板200的第一表面部分可以包括在基板上的布线(routing)。
另外，堆叠在内存晶粒300上的ic晶粒400部分地覆盖封装基板200的第一表面部分200a和第二表面部分200b，使得ic晶粒400沿预定方向相对于其下方的内存晶粒300具有偏移。在一些实施例，该ic晶粒400沿第一方向10相对于其下的内存晶粒300具有偏移，使得ic晶粒400具有一边缘对齐于该内存晶粒300的一边缘，如图1所示。在一些实施例中，该ic晶粒400沿第二方向20(其中，该第二方向20垂直于第一方向10)相对于其下的内存晶粒300偏移，使得该ic晶粒具有一边缘对齐于该内存晶粒300的一边缘。可选地，该ic晶粒400沿第一方向10和第二方向20相对于其下面的该内存晶粒300偏移，使得该ic晶粒400的边缘不对齐于该内存晶粒300的边缘。
如图1及图2a所示，该ic晶粒400的rf电路410包括：第一敏感元件区410a与第二敏感元件区410b。在一些实施例中，该第一敏感元件区410a与该第二敏感元件区410b均可以包括：一个或更多的rf元件，诸如rf发射器(tx)、rf接收器(rx)、rf合成器(sx)、rf平衡不平衡转换器，以及rf电感器。在一实施例中，从俯视的视角来看，第一敏感元件区410a位于rf电路410的对应封装基板200的第二表面部分200b的区域。另外，从俯视的视角来看，第二敏感元件区410b位于rf电路410的对应封装基板200的第一表面部分200a的另一区域，并且相对于该内存晶粒300的内存i/o(input/output，输入/输出)电路径(也被称为内存信号回路)具有一偏移。在一些实施例中，该内存i/o电路径至少包括：一个或者更多的rdl(redistributionlayer，重分布层)310。尽管图1示出了3个rdl310，并且该3个rdl310布置为直线并且彼此平行，但是可以理解的是：内存晶粒中形成的rdl的数量和布置并不限于本实施例公开的情形，并且可以基于设计需求而变化。
在一些实施例中，该内存晶粒300进一步包括：可选的金属板320，设置在内存晶粒300的直接位于第二敏感元件区410b下方的区域。该金属板320的面积大于该第二敏感元件区410b的面积。另外，该金属板320与该rdl310可以通过图案化相同的导电层来形成。在一些实施例中，该金属板320与内存晶粒300的i/o电路径电性隔离并且电性连接至地。
可选地，从俯视的视角来看，第二敏感元件区410b可以位于rf电路410对应封装基板200的第一表面部分200a和第二表面部分200b的区域，并且相对于内存i/o电路径(如rdl310)具有一偏移。另外，从俯视的视角来看，第二敏感元件区410b与第一敏感元件区410a隔开。
在一些实施例中，该第一敏感元件区410a包括：电路，具有一个或更多的rf发射器以及一个或更多的rf接收器，以及第二敏感元件区410b包括：一个或更多的rf合成器。在这些情形中，第一敏感元件区410a也可以包括：一个或更多的rf平衡不平衡转换器，以及第二敏感元件区也可以包括：一个或更多的rf电感器。
在一些实施例中，该第一敏感元件区410a包括：电路，具有一个或更多的rf合成器以及一个或更多的rf接收器，以及该第二敏感元件区410b包括：一个或更多的rf发射器。在这些情形中，该第一敏感元件区410a也可以包括：一个或更多的rf电感器，以及该第二敏感元件区410b也可以包括：一个或更多的rf平衡不平衡转换器。
在一些实施例中，该第一敏感元件区410a包括：电路，具有一个或更多的rf接收器，以及该第二敏感元件区410b包括：一个或更多的rf发射器以及一个或更多的rf合成器。在这些情形中，该第二敏感元件区410b也可以包括：一个或更多的rf电感器以及一个或更多的rf平衡不平衡转换器。
可选地，该第一敏感元件区410a包括：电路，具有一个或更多的rf接收器，一个或更多的rf发射器，以及一个或更多的rf合成器。
如图1与图2a所示，在一些实施例中，从俯视的视角来看，封装基板200的第二表面部分200b具有互连区(interconnectregion)202，位于相邻于该封装基板200的边缘的位置。该互连区202提供封装基板200的导电结构(未示出)与rf电路410的第一及第二敏感元件区410a和410b之间的电性连接，其中，这些导电结构安装在基座(未示出)上并且电性耦接至该基座。相应地，该互连区202和rf电路410的该第一及第二敏感元件区410a和410b构成了rf敏感信号回路，从俯视的视角来看，该rf敏感信号回路不与内存信号回路重叠(即，内存300的i/o电路径)。
在一些实施例中，从俯视的视角来看，该rf电路410的第一敏感元件区410a位于互连区202和内存晶粒300之间，如图1所示。可选地，从俯视的视角来看，互连区202的至少一部分被第一敏感元件区410a覆盖。
在一些实施例中，该半导体封装结构100可以包括：包封层(未示出)，诸如模塑料，设置在该封装基板200上并且围绕该内存晶粒300以及其上覆盖的ic晶粒400。在一些实施例中，模塑料可以由环氧树脂、树脂、可塑聚合物或类似物来形成。
在其他一些实施例中，封装基板200可以装备rf晶粒(未示出)。在这些情形中，该ic晶粒400不具有含有第一敏感元件区410a与第二敏感元件区410b的rf电路410。另外，该rf晶粒可以包括该rf电路410。该rf晶粒设置在从内存晶粒300露出的该封装基板200的第二表面部分200b上。也就是说，从俯视的视角来看，该内存晶粒300在该封装基板200上的投影没有与该rf晶粒重叠。更详细地，在一些实施例中，该第一敏感元件区410a与该第二敏感元件区410b位于rf电路410对应封装基板200的第二表面部分200b的区域。在一些实施例中，从俯视的视角来看，rf晶粒位于互连区202和内存晶粒300之间。可选地，从俯视的视角来看，互连区202的至少一部分被rf晶粒的第一敏感元件区410a覆盖。
图2b示出了根据本发明实施例的半导体封装结构100’的剖面示意图。以下实施例中描述的元件，有相同或者类似于先前参考图1以及图2a已描述了的，出于简洁而省略。在本实施例中，半导体封装结构100’类似于图1以及图2a所示的半导体封装结构100。相比于半导体封装结构100，半导体封装结构100’进一步包括：间隔物(spacer)350，插入在ic晶粒400与内存晶粒300之间，如图2b所示。
在一些实施例中，该间隔物350为虚设晶粒(dummydie)并且不存在任何被动元件，主动元件或电路。另外，内存晶粒300的边缘不对齐间隔物350的边缘以及ic晶粒400的边缘也不对齐间隔物350的边缘，如图2b所示。例如，内存晶粒300的边缘从间隔物350的边缘横向地突出。因此，内存晶粒300可以为接合线(未示出)提供空间。
可选地，间隔物350的边缘可以对齐于记体晶粒300的边缘或者ic晶粒400的边缘。需要注意的是，间隔物350的平面布置不限制于本实施例所公开的情形。
在一些实施例中，间隔物350可以为具有rdl结构(未示出)的晶粒，该rdl结构耦合在ic晶粒400与内存晶粒300之间。该rdl结构可以被称为扇出结构。在一些实施例中，该rdl结构包括：一个或更多的导电迹线(conductivetrace)，设置在imd(inter-metaldielectric，金属间介电)层中。例如，导电迹线可以设置在imd层的多个层级处。在一些实施例中，imd层可以为单层或者多层结构。另外，imd层可以由有机材料或非有机材料形成，其中该有机材料包括：聚合物基材料，该非有机材料包括：氮化硅(sinx)，氧化硅(siox)，石墨烯，等等。
在其他一些实施例中，imd层为高k介电层(k为介电层的介电常数)。可选地，imd层可以由光敏(photosensitive)材料形成，包括：干膜光阻(dryfilmphotoresist)或贴膜(tapingfilm)。
在一些实施例中，该半导体封装结构100’可以包括：包封层(未示出)，诸如模塑料，设置在该封装基板200上并且围绕该内存晶粒300，间隔物350，以及其上面覆盖的ic晶粒400。
图2c示出了根据本发明一些实施例的半导体封装结构100”的剖面示意图。以下实施例中描述的元件，有相同或者类似于先前已参考图1与图2a或者图2b已描述了的，出于简洁而省略。在本实施例中，半导体封装结构100”类似于图2b中所示的半导体封装结构100’。相比于半导体封装结构100’，在半导体封装结构100”中的内存晶粒300不具有金属板320。另外，半导体封装结构100”中的间隔物350为虚设晶粒并且包括：可选的金属板320，位于间隔物350中并且直接处于第二敏感元件区410b下方的区域。金属板320的面积大于第二敏感元件区410b的面积。在一些实施例中，金属板320电性连接至地。
参考图3以及图4a，其中图3为根据本发明实施例的半导体封装结构100a的平面示意图，图4a为图3所示的半导体封装结构100a的剖面示意图。以下实施例描述的元件，有相同或者类似于先前参考图1以及图2a已描述了的，出于简洁而省略。在本实施例中，该半导体封装结构100a类似于图1以及图2a中所示的半导体封装结构100。在一些实施例中，该半导体封装结构100a为使用倒装芯片技术、线接合技术或者他们的组合的半导体封装结构。另外，该半导体封装结构100a可以为具有整合的rf电路的sip封装。类似地，半导体封装结构100a的封装基板200安装于基座(未示出)上，该基座可以包括pcb。
不同于半导体封装结构100，半导体封装结构100a中的ic晶粒400(如soc晶粒)与内存晶粒300依次且垂直地堆叠在封装基板200上，如图4a所示。另外，内存晶粒300可以没有金属板320。
该内存晶粒300例如可以包括：ram晶粒。另外，该soc晶粒例如可以包括：逻辑晶粒，例如cpu、gpu、ram控制器或者他们的任意组合。需要注意的是，半导体封装结构100a中整合的晶粒的数量不限制于本实施例公开的数量。
如图3所示，从俯视的视角来看，覆盖在ic晶粒400上的内存晶粒300完全覆盖封装基板200的第一表面部分200a，以定义从内存晶粒300露出的封装基板200的第二表面部分200b。另外，在内存晶粒300下的ic晶粒400部分地覆盖封装基板200的第一表面部分200a和第二表面部分200b，使得ic晶粒400沿预定方向相对于其上覆盖的内存晶粒300具有一偏移。例如，ic晶粒400沿第一方向10相对于其上面覆盖的内存晶粒300具有一偏移，使得ic晶粒400具有一边缘对齐于内存晶粒300的一边缘，如图3所示。在一些实施例中，ic晶粒400沿垂直于第一方向10的第二方向20相对于其上覆盖的内存晶粒300具有一偏移，使得ic晶粒400具有一边缘对齐于内存晶粒300的一边缘。可选地，ic晶粒400沿第一方向10和第二方向20相对于其上覆盖的内存晶粒300具有一偏移，使得ic晶粒400的边缘不对齐内存晶粒300的边缘。
在其他的一些实施例中，封装基板200可以配备rf晶粒(未示出)。在此情形中，ic晶粒400可以完全地位于封装基板200的第一表面部分200a内，以便于被其上面覆盖的内存晶粒300完全覆盖。另外，ic晶粒400不具有含有第一敏感元件区410a与第二敏感元件区410b的rf电路410。rf晶粒可以包括：rf电路410。rf晶粒设置在封装基板200的从内存晶粒300露出的第二表面部分200b上。也就是说，从俯视的视角来看，内存晶粒300在封装基板200上的投影不与rf晶粒重叠。更详细地，在一些实施例中，第一敏感元件区410a与第二敏感元件区410b位于rf电路410的对应封装基板200的第二表面部分200b的区域。在一些实施例中，从俯视的视角来看，rf晶粒位于互连区202和内存晶粒300之间。在其他的一些实施例中，从俯视的视角来看，rf晶粒的第一敏感元件区410a覆盖互连区202的至少一部分。
图4b为根据本发明一些实施例的半导体封装结构100a’的剖面示意图。以下实施例描述的元件有相同或者类似于先前参考图2b、图3和图4a已描述了的，出于简洁而省略。在本实施例中，半导体封装结构100a’类似于图3和图4a所示的半导体封装结构100。相比于半导体封装结构100a，半导体封装结构100a’进一步包括：间隔物350，插入在ic晶粒400和内存晶粒300之间，如图4b所示。
在一些实施例中，间隔物350为具有rdl结构(未示出)的虚设晶粒或者晶粒，其中该rdl结构耦合在ic晶粒400和内存晶粒300之间。另外，ic晶粒400的边缘没有对齐间隔物350的边缘，如图4b所示。例如，ic晶粒400的边缘从间隔物350的边缘横向地突出。因此，ic晶粒400可以为接合线(未示出)提供空间。另外，间隔物350的一边缘对齐于内存晶粒300的一边缘。需要注意的是，间隔物350的平面布置不限制于本实施例公开的内容。
在一些实施例中，半导体封装结构100a’可以包括：包封层(未示出)，诸如模塑料，设置在封装基板200上并且围绕内存晶粒300，间隔物350以及上面覆盖的ic晶粒400。
根据前述实施例，从俯视的视角来看，rf电路的第一和第二敏感元件区整合于soc晶粒中，并且该第一和第二敏感元件区布置为与堆叠在soc晶粒上方或下方的内存晶粒的内存i/o电路径隔开。因此，可以消除或减轻内存i/o电路径与rf电路中的敏感元件及/或布线之间的不期望的信号耦合，从而阻止rf特性(如灵敏度)劣化以及改善或维持rf性能。另外，由于连接至地的金属板直接设置在rf电路的第二敏感元件区的下方，因此金属板可以充当屏蔽层(shieldinglayer)，以便于进一步消除或降低内存i/o电路径与rf电路中的敏感元件及/或布线之间的不期望的信号耦合。
另外，根据前述实施例，从俯视的视角来看，rf电路的一部分包括：第二敏感元件区，布置为与堆叠在rf电路上方或下方的内存晶粒重叠。相应地，从俯视的视角来看，相比于rf电路不与内存晶粒重叠的情形，可以得到更紧凑的封装尺寸。
另外，根据前述实施例，由于虚设晶粒插入在内存晶粒与ic晶粒之间，因此可以增加用于半导体封装结构中的接合线的线回路高度的设计灵活性。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。